Specifications ispLSI 2032/A 8 USE ispLSI 2032E FOR NEW DESIGNS Internal Timing Parameters1 Over" />
參數(shù)資料
型號： ISPLSI 2032A-150LJN44
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 15/16頁
文件大?。?/td> 0K
描述： IC PLD ISP 32I/O 5.5NS 44PLCC
標(biāo)準(zhǔn)包裝： 26
系列： ispLSI® 2000A
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 5.5ns
電壓電源 - 內(nèi)部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 32
門數(shù)： 1000
輸入/輸出數(shù)： 32
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 44-LCC（J 形引線）
供應(yīng)商設(shè)備封裝： 44-PLCC（16.58x16.58）
包裝： 管件
其它名稱： ISPLSI2032A-150LJN44
Specifications ispLSI 2032/A
8
USE
ispLSI
2032E
FOR
NEW
DESIGNS
Internal Timing Parameters1
Over Recommended Operating Conditions
tio
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036C-110/2032
Inputs
UNITS
-110
MIN.
-80
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
20 Input Buffer Delay
–
2.2
ns
tdin
21 Dedicated Input Delay
–
4.8
ns
tgrp
22 GRP Delay
–
2.6
ns
GLB
t1ptxor
25 1 Product Term/XOR Path Delay
–
8.8
ns
t20ptxor
26 20 Product Term/XOR Path Delay
–
9.2
ns
txoradj
27 XOR Adjacent Path Delay
–
10.2
ns
tgbp
28 GLB Register Bypass Delay
–
0.0
ns
tgsu
29 GLB Register Setup Time befor Clock
–
0.1
–
ns
tgh
30 GLB Register Hold Time after Clock
–
6.0
–
ns
tgco
31 GLB Register Clock to Output Delay
–
0.4
ns
3
tgro
32 GLB Register Reset to Output Delay
–
2.2
ns
tptre
33 GLB Product Term Reset to Register Delay
–
8.8
ns
tptoe
34 GLB Product Term Output Enable to I/O Cell Delay
–
12.8
ns
tptck
35 GLB Product Term Clock Delay
5.5
9.5
ns
ORP
tob
38 Output Buffer Delay
–
2.4
ns
tsl
39 Output Slew Limited Delay Adder
–
10.0
ns
1.7
3.4
GRP
1.7
t4ptbpc
23 4 Product Term Bypass Path Delay (Combinatorial)
–
7.2
ns
t4ptbpr
24 4 Product Term Bypass Path Delay (Registered)
–
7.2
ns
6.2
6.8
7.5
0.1
4.9
4.8
0.5
4.0
0.6
1.8
5.9
7.1
4.0
7.0
torp
36 ORP Delay
–
2.1
ns
torpbp
37 ORP Bypass Delay
–
0.6
ns
1.5
0.5
Outputs
1.2
10.0
toen
40 I/O Cell OE to Output Enabled
–
6.4
ns
todis
41 I/O Cell OE to Output Disabled
–
6.4
ns
4.0
tgoe
42 Global Output Enable
–
5.6
ns
3.0
tgy0
43 Clock Delay, Y0 to Global GLB Clock Line (Ref. clock)
3.2
4.6
ns
tgy1/2
44 Clock Delay, Y1 or Y2 to Global GLB Clock Line
3.2
4.6
ns
Clocks
3.2
tgr
45 Global Reset to GLB
–
12.8
ns
Global Reset
9.0
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相關(guān)PDF資料
PDF描述
EPM7128SQI100-10N IC MAX 7000 CPLD 128 100-PQFP
RW2-0512S/H2/B CONV DC/DC 2W 4.5-9VIN 12VOUT
MAX1792EUA25/V+T IC REG LDO 2.5V/ADJ .5A 8-UMAX
M4A5-96/48-12VNI IC CPLD 96MACRO 100TQFP
EPM7128SQI100-10 IC MAX 7000 CPLD 128 100-PQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ispLSI2032A-150LJN44 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ispLSI2032A-150LT44 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032A-150LT44I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ispLSI2032A-150LT48 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032A-150LT48I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*