參數(shù)資料
型號： LA4064V-75TN100E
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 20/42頁
文件大小： 0K
描述： IC CPLD 64MACROCELLS 100TQFP
標(biāo)準(zhǔn)包裝： 90
系列： LA-ispMACH
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 7.5ns
電壓電源 - 內(nèi)部： 3 V ~ 3.6 V
宏單元數(shù)： 64
輸入/輸出數(shù)： 64
工作溫度： -40°C ~ 125°C
安裝類型： 表面貼裝
封裝/外殼： 100-LQFP
供應(yīng)商設(shè)備封裝： 100-TQFP（14x14）
包裝： 托盤
其它名稱： 220-1634
LA4064V-75TN100E-ND
Lattice Semiconductor
LA-ispMACH 4000V/Z Automotive Family Data Sheet
27
Signal Descriptions
LA-ispMACH 4000V ORP Reference Table
LA-ispMACH 4000Z ORP Reference Table
Signal Names
Description
TMS
Input – This pin is the IEEE 1149.1 Test Mode Select input, which is used to control
the state machine
TCK
Input – This pin is the IEEE 1149.1 Test Clock input pin, used to clock through the
state machine
TDI
Input – This pin is the IEEE 1149.1 Test Data In pin, used to load data
TDO
Output – This pin is the IEEE 1149.1 Test Data Out pin used to shift data out
GOE0/IO, GOE1/IO
These pins are congured to be either Global Output Enable Input or as general I/O
pins
GND
Ground
NC
Not Connected
VCC
The power supply pins for the logic core and JTAG port
CLK0/I, CLK1/I, CLK2/I, CLK3/I
These pins are congured to be either CLK input or as an input
VCCO0, VCCO1
The power supply pins for each I/O bank
yzz
Input/Output
1 – These are the general purpose I/O used by the logic array. y is GLB
reference (alpha) and z is macrocell reference (numeric). z: 0-15
LA-ispMACH 4032V/Z
y: A-B
LA-ispMACH 4064V/Z
y: A-D
LA-ispMACH 4128V/Z
y: A-H
1. In some packages, certain I/Os are only available for use as inputs. See the signal connections table for details.
4032V
4064V
4128V
Number of I/Os
30
1
32
30
2
32
64
92
3
96
Number of GLBs
2244
4
8
88
Number of I/Os /GLB
16
8
16
8
12
Reference ORP Table
16 I/Os / GLB
8 I/Os / GLB
16 I/Os / GLB 8 I/Os /GLB
12 I/Os / GLB
1. 32-macrocell device, 44 TQFP: 2 GLBs have 15 out of 16 I/Os bonded out.
2. 64-macrocells device, 44 TQFP: 2 GLBs have 7 out of 8 I/Os bonded out.
3. 128-macrocell device, 128 TQFP: 4 GLBs have 11 out of 12 I/Os
4032Z
4064Z
4128Z
Number of I/Os
32
64
Number of GLBs
2448
Number of I/Os / GLB
16
8
16
8
Reference ORP Table
16 I/Os /
GLB
8 I/Os /
GLB
16 I/Os /
GLB
8 I/Os /
GLB
相關(guān)PDF資料
PDF描述
THJB226M006RJN CAP TANT 22UF 6.3V 20% 1210
LC4128ZC-75M132C IC PLD 128MC 96IO 7.5NS 132CSBGA
VE-B7T-CY-F3 CONVERTER MOD DC/DC 6.5V 50W
VI-2NJ-CY-B1 CONVERTER MOD DC/DC 36V 50W
VI-2NH-EV-F4 CONVERTER MOD DC/DC 52V 150W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LA4064V-75TN128E 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs
LA4064V-75TN144E 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs
LA4064V-75TN44E 功能描述:CPLD - 復(fù)雜可編程邏輯器件 Auto Grade (AEC-Q100 ) ispMACH4064V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LA4064V-75TN48E 功能描述:CPLD - 復(fù)雜可編程邏輯器件 Auto Grade (AEC-Q100 ) ispMACH4064V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LA4064V-75TN48ETR 制造商:Lattice Semiconductor Corporation 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*