tSUCE_EBR Clock Enable Setup Time" />
參數(shù)資料
型號: LFECP6E-3TN144C
廠商: Lattice Semiconductor Corporation
文件頁數(shù): 113/163頁
文件大?。?/td> 0K
描述: IC FPGA 6.1KLUTS 97I/O 144-TQFP
標準包裝: 60
系列: ECP
邏輯元件/單元數(shù): 6100
RAM 位總計: 94208
輸入/輸出數(shù): 97
電源電壓: 1.14 V ~ 1.26 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 144-LQFP
供應商設備封裝: 144-TQFP(20x20)
3-17
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
tSUCE_EBR
Clock Enable Setup Time to EBR Output
Register
0.18
0.21
0.25
ns
tHCE_EBR
Clock Enable Hold Time to EBR Output Register
-0.14
-0.17
-0.20
ns
tRSTO_EBR
Reset To Output Delay Time from EBR Output
Register
1.47
1.76
2.05
ns
PLL Parameters
tRSTREC
Reset Recovery to Rising Clock
1.00
1.00
1.00
ns
tRSTSU
Reset Signal Setup Time
1.00
1.00
1.00
ns
DSP Block Timing2, 3
tSUI_DSP
Input Register Setup Time
-0.38
-0.30
-0.23
ns
tHI_DSP
Input Register Hold Time
0.71
0.86
1.00
ns
tSUP_DSP
Pipeline Register Setup Time
3.31
3.98
4.64
ns
tHP_DSP
Pipeline Register Hold Time
0.71
0.86
1.00
ns
tSUO_DSP
4
Output Register Setup Time
5.54
6.64
7.75
ns
tHO_DSP
4
Output Register Hold Time
0.71
0.86
1.00
ns
tCOI_DSP
4
Input Register Clock to Output Time
7.50
9.00
10.50
ns
tCOP_DSP
4
Pipeline Register Clock to Output Time
4.66
5.60
6.53
ns
tCOO_DSP
Output Register Clock to Output Time
1.47
1.77
2.06
ns
tSUADSUB
AdSub Input Register Setup Time
-0.38
-0.30
-0.23
ns
tHADSUB
AdSub Input Register Hold Time
0.71
0.86
1.00
ns
1. Internal parameters are characterized but not tested on every device.
2. These parameters apply to LatticeECP devices only.
3. DSP Block is configured in Multiply Add/Sub 18 x 18 Mode.
4. These parameters include the Adder Subtractor block in the path.
Timing v.G 0.30
LatticeECP/EC Internal Switching Characteristics (Continued)
Over Recommended Operating Conditions
Parameter
Description
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
相關PDF資料
PDF描述
KSZ8993 IC SWITCH 10/100 3PORT 128PQFP
KSZ8993MI IC SWITCH 10/100 W/TXRX 128PQFP
LFEC6E-3TN144C IC FPGA 6.1KLUTS 144TQFP
LFXP3E-5T144C IC FPGA 3.1KLUTS 100I/O 144-TQFP
LFXP3E-4T144I IC FPGA 3.1KLUTS 100I/O 144-TQFP
相關代理商/技術參數(shù)
參數(shù)描述
LFECP6E-3TN144I 功能描述:FPGA - 現(xiàn)場可編程門陣列 6.1 LUT 97 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFECP6E-4F256C 功能描述:FPGA - 現(xiàn)場可編程門陣列 6.1 LUT 195 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFECP6E-4F256I 功能描述:FPGA - 現(xiàn)場可編程門陣列 6.1 LUT 195 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFECP6E-4F484C 功能描述:FPGA - 現(xiàn)場可編程門陣列 6.1 LUT 224 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFECP6E-4F484I 功能描述:FPGA - 現(xiàn)場可編程門陣列 6.1 LUT 224 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256