- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45048 > M38C37ECAFP 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | M38C37ECAFP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | 14 X 20 MM, 0.80 MM PITCH, PLASTIC, QFP-80 |
| 文件頁數(shù)： | 13/223頁 |
| 文件大?。?/td> | 1698K |
| 代理商： | M38C37ECAFP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當(dāng)前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁
6
38C3 Group User’s Manual
List of figures
Fig. 2.3.8 Serial I/O’s modes ..................................................................................................... 2-38
Fig. 2.3.9 Connection diagram ................................................................................................... 2-38
Fig. 2.3.10 Timing chart .............................................................................................................. 2-39
Fig. 2.3.11 Registers setting relevant to transmission side ................................................... 2-40
Fig. 2.3.12 Registers setting relevant to reception side ......................................................... 2-41
Fig. 2.3.13 Control procedure of transmission side ................................................................ 2-41
Fig. 2.3.14 Control procedure of reception side ...................................................................... 2-42
Fig. 2.3.15 Connection diagram ................................................................................................. 2-43
Fig. 2.3.16 Timing chart .............................................................................................................. 2-43
Fig. 2.3.17 Relevant registers setting ....................................................................................... 2-44
Fig. 2.3.18 Setting of transmission data ................................................................................... 2-44
Fig. 2.3.19 Control procedure ..................................................................................................... 2-45
Fig. 2.3.20 Connection diagram ................................................................................................. 2-46
Fig. 2.3.21 Timing chart .............................................................................................................. 2-47
Fig. 2.3.22 Relevant registers setting in master unit .............................................................. 2-48
Fig. 2.3.23 Relevant registers setting in slave unit ................................................................ 2-48
Fig. 2.3.24 Control procedure of master unit ........................................................................... 2-49
Fig. 2.3.25 Control procedure of slave unit ............................................................................. 2-50
Fig. 2.4.1 Memory map of registers relevant to LCD controller ............................................ 2-52
Fig. 2.4.2 Structure of Segment output enable register ......................................................... 2-53
Fig. 2.4.3 Structure of LCD mode register ............................................................................... 2-53
Fig. 2.4.4 LCD panel ................................................................................................................... 2-54
Fig. 2.4.5 Segment allocation example ..................................................................................... 2-54
Fig. 2.4.6 LCD display RAM map .............................................................................................. 2-55
Fig. 2.4.7 LCD display RAM setting .......................................................................................... 2-55
Fig. 2.4.8 Relevant registers setting ......................................................................................... 2-56
Fig. 2.4.9 Control procedure ....................................................................................................... 2-57
Fig. 2.5.1 Memory map of A-D converter relevant registers ................................................. 2-59
Fig. 2.5.2 Structure of A-D control register .............................................................................. 2-59
Fig. 2.5.3 Structure of A-D conversion register (low-order) ................................................... 2-60
Fig. 2.5.4 Structure of A-D conversion register (high-order) ................................................. 2-60
Fig. 2.5.5 Structure of Interrupt request register 2 ................................................................. 2-61
Fig. 2.5.6 Structure of Interrupt control register 2 .................................................................. 2-61
Fig. 2.5.7 Connection diagram ................................................................................................... 2-62
Fig. 2.5.8 Setting of relevant registers ..................................................................................... 2-62
Fig. 2.5.9 Control procedure ....................................................................................................... 2-63
Fig. 2.6.1 Memory map of ROM correct function relevant registers .................................... 2-65
Fig. 2.6.2 Structure of ROM correct enable register 1 ........................................................... 2-66
Fig. 2.6.3 Connection diagram ................................................................................................... 2-67
Fig. 2.6.4 Setting of relevant registers ..................................................................................... 2-67
Fig. 2.6.5 Control procedure ....................................................................................................... 2-68
Fig. 2.7.1 Example of power-on reset circuit ........................................................................... 2-69
Fig. 2.7.2 RAM backup system example .................................................................................. 2-69
Fig. 2.8.1 Structure of CPU mode register .............................................................................. 2-71
Fig. 2.8.2 Connection diagram ................................................................................................... 2-72
Fig. 2.8.3 Status transition diagram during power failure ...................................................... 2-73
Fig. 2.8.4 Setting of relevant registers ..................................................................................... 2-74
Fig. 2.8.5 Control procedure ....................................................................................................... 2-75
Fig. 2.8.6 Structure of clock counter ......................................................................................... 2-76
Fig. 2.8.7 Initial setting of relevant registers ........................................................................... 2-77
Fig. 2.8.8 Setting of relevant registers after detecting power failure ................................... 2-78
Fig. 2.8.9 Control procedure ....................................................................................................... 2-79
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M38C37ECMFP | 8-BIT, OTPROM, 4 MHz, MICROCONTROLLER, PQFP80 |
| M38C37ECMFS | 8-BIT, UVPROM, 4 MHz, MICROCONTROLLER, CQCC80 |
| M38C37ECMXXXFP | 8-BIT, OTPROM, 4 MHz, MICROCONTROLLER, PQFP80 |
| M38C58M8-XXXFP | 8-BIT, MROM, 6.25 MHz, MICROCONTROLLER, PQFP80 |
| M38C59MF-XXXFP | 8-BIT, MROM, 6.25 MHz, MICROCONTROLLER, PQFP80 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M38C59GFHP#U0 | 制造商:Renesas Electronics Corporation 功能描述:MCU 2/4V 60K PB-FREE - Trays |
| M38D20F1XXXFP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38D20F1XXXHP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38D20F2XXXFP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38D20F2XXXHP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。