- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377835 > M7040N (意法半導體) 64K x 72-bit Entry NETWORK PACKET SEARCH ENGINE PDF資料下載
參數(shù)資料
| 型號： | M7040N |
| 廠商： | 意法半導體 |
| 英文描述： | 64K x 72-bit Entry NETWORK PACKET SEARCH ENGINE |
| 中文描述： | 64K的× 72位的網(wǎng)絡數(shù)據(jù)包進入搜索引擎 |
| 文件頁數(shù)： | 130/159頁 |
| 文件大?。?/td> | 1088K |
| 代理商： | M7040N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁當前第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
M7040N
130/159
SRAM READ with a Table of Up to Eight Devices
The following explains the SRAM READ operation
completed through a table of up to eight devices
using the following parameters: TLSZ = 01. Figure
97, page 131 diagrams a block of eight devices.
The following assumes that SRAM access is suc-
cessfully achieved through M7040N Device 0. Fig-
ure 98, page 132 and Figure 99, page 133 show
timing diagrams for Device 0 and Device 7, re-
spectively.
–
Cycle 1A:
The host ASIC applies the READ In-
struction on the CMD[1:0] using CMDV = 1. The
DQ Bus supplies the address, with DQ[20:19]
set to '10' to select the SRAM address. The host
ASIC selects the device for which ID[4:0] match-
es the DQ[25:21] lines. During this cycle the
host ASIC also supplies SADR[23:21] on
CMD[8:6].
–
Cycle 1B:
The host ASIC continues to apply the
READ Instruction
on
CMDV = 1. The DQ Bus supplies the address
the
CMD[1:0]
using
with DQ[20:19] set to '10' to select the SRAM
address.
–
Cycle 2:
The host ASIC floats DQ[71:0] to a 3-
state condition.
–
Cycle 3:
The host ASIC keeps DQ[71:0] in a 3-
state condition.
–
Cycle 4:
The selected device starts to drive
DQ[71:0].
–
Cycle 5:
The selected device continues to drive
DQ[71:0] and drives ACK from high-Z to low
–
Cycle 6:
The selected device drives the READ
address on SADR[23:0]. It also drives ACK
high, CE_L low, WE_L high, and ALE_L low.
–
Cycle 7:
The selected device drives CE_L,
ALE_L, WE_L, and the DQ Bus in a 3-state con-
dition. It continues to drive ACK low.
At the end of Cycle 7, the selected device floats
ACK in 3-state condition and a new command can
begin.
相關PDF資料 |
PDF描述 |
|---|---|
| M7040N-066ZA1T | CAP 0.01PF 50V 10% X7R AXIAL BULK P-MIL-PRF-39014 |
| M7040N-083ZA1T | CAP 5600PF 100V 10% X7R AXIAL BULK P-MIL-PRF-39014 |
| M7040N-100ZA1T | 64K x 72-bit Entry NETWORK PACKET SEARCH ENGINE |
| M708 | PCM REMOTE CONTROL TRANSMITTER |
| M708A | PCM REMOTE CONTROL TRANSMITTER |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| M7040N-066ZA1T | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:64K x 72-bit Entry NETWORK PACKET SEARCH ENGINE |
| M7040N-083ZA1T | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:64K x 72-bit Entry NETWORK PACKET SEARCH ENGINE |
| M7040N-100ZA1T | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:64K x 72-bit Entry NETWORK PACKET SEARCH ENGINE |
| M7041 | 制造商:Tamura Corporation of America 功能描述: |
| M7045 | 制造商:Tamura Corporation of America 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。