參數(shù)資料
型號: MB89P195AP-201
元件分類: 微控制器/微處理器
英文描述: 8-BIT, OTPROM, 4.2 MHz, MICROCONTROLLER, PDIP28
封裝: 0.600 INCH, 0.100 INCH PITCH, PLASTIC, DIP-28
文件頁數(shù): 195/256頁
文件大?。?/td> 1811K
代理商: MB89P195AP-201
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁當(dāng)前第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁
MB89190/190A series
Chapter 3 CPU
3-11
Fig. 3.2.1b Changes of Carry Flag caused by Shift Instruction
Check:
The condition code register is part of the program status (PS) and the condition code register
alone cannot be accessed independently.
Remark:
When a flag is used, its bit is rarely extracted for direct use. Normally, it is used indirectly
using the branch instruction (such as BNZ) or the decimal-correction instruction (DAA, DAS).
The initial value is undefined after a flag reset.
T Bits controlling reception of interrupts
Interrupt enable flag (I)
When this flag is 1, the interrupt is enabled and the CPU accepts the interrupt. When the flag is 0, the
interrupt is disabled and the CPU rejects the interrupt. The initial value is 0 after reset. Normally, the
flag is set to 1 by the SETI instruction, and cleared to 0 by the CLRI instruction.
Interrupt level bit (IL1, 0)
This bit indicates the interrupt level currently accepted by CPU, and is compared with the value of the
interrupt level setting registers (ILR1 to 3) set according to the interrupt requests (IRQ0 to IRQB) for
each resource.
The CPU performs interrupt processing only when the interrupt enable flag indicates the enabled state
(I = 1) and an interrupt request with an interrupt level smaller than the value indicated by this bit is
issued. The priority of the interrupt level is shown in
Table 3.2.1. The initial value is 11B after a reset.
Table 3-2-1 Interrupt Level
IL1
IL0
Interrupt Level
Priority
00
High
01
1
10
2
1
3
Low
Remark:
While the CPU is not performing interrupt processing (executing main program), the
interrupt level bits (IL1, 0) are usually 11B.
Reference:
For details of interrupts, see
Section 3.4.
For left shift (ROLC)
For right shift (RORC)
Bit 7
Bit 0
Bit 7
Bit 0
C
相關(guān)PDF資料
PDF描述
MB89P195PF-100 8-BIT, OTPROM, 4.2 MHz, MICROCONTROLLER, PDSO28
MB89P558A-201PFV 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP100
MB89P558A-201PFT 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP100
MB89P558A-202PFV 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP100
MB89P558A-202PFT 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP100
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MB89P195APF-201 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller
MB89P195P-101 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller
MB89P195PF-101 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller
MB89P1A 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller
MB89P475 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller