- 您現(xiàn)在的位置：買賣IC網 > PDF目錄3977 > MC68HC000IEI16R (Freescale Semiconductor)IC MPU 32BIT 16MHZ 68-PLCC PDF資料下載
參數資料
| 型號： | MC68HC000IEI16R |
| 廠商： | Freescale Semiconductor |
| 文件頁數： | 142/189頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU 32BIT 16MHZ 68-PLCC |
| 標準包裝： | 250 |
| 系列： | M680x0 |
| 處理器類型： | M680x0 32-位 |
| 速度： | 16MHz |
| 電壓： | 3.3V，5V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 68-LCC（J 形引線） |
| 供應商設備封裝： | 68-PLCC（25x25） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁當前第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁
5- 10
M68000 8-/16-/32-BIT MICROPROCESSORS USER'S MANUAL
MOTOROLA
The interrupt acknowledge cycle places the level of the interrupt being acknowledged on
address bits A3–A1 and drives all other address lines high. The interrupt acknowledge
cycle reads a vector number when the interrupting device places a vector number on the
data bus and asserts DTACK to acknowledge the cycle.
The timing diagram for an interrupt acknowledge cycle is shown in Figure 5-11.
Alternately, the interrupt acknowledge cycle can be autovectored. The interrupt
acknowledge cycle is the same, except the interrupting device asserts VPA instead of
DTACK. For an autovectored interrupt, the vector number used is $18 plus the interrupt
level. This is generated internally by the microprocessor when VPA (or AVEC) is asserted
on an interrupt acknowledge cycle. DTACK and VPA (AVEC) should never be
simultaneously asserted.
CLK
FC2–FC0
A23–A4
AS
UDS
*
LDS
R/W
DTACK
D15–D8
D7–D0
IPL2–IPL0
STACK
PCL
(SSP)
IACK CYCLE
(VECTOR NUMBER
ACQUISITION)
STACK AND
VECTOR
FETCH
A3–A1
Although a vector number is one byte, both data strobes are asserted due to the microcode used for exception processing. The processor does not
recognize anything on data lines D8 through D15 at this time.
LAST BUS CYCLE OF INSTRUCTION
(READ OR WRITE)
S0 S1 S2 S3 S4 S5 S6 S7 S0 S1 S2 S3 S4 S5 S6 S7 S0 S1 S2 S3 S4 w
w
S5 S6
*
IPL2–IPL0 TRANSITION
IPL2–IPL0 SAMPLED
IPL2–IPL0 VALID INTERNALLY
Figure 5-11. Interrupt Acknowledge Cycle Timing Diagram
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關PDF資料 |
PDF描述 |
|---|---|
| IDT7016L15G | IC SRAM 144KBIT 15NS 68PGA |
| IDT70V9289L6PRF | IC SRAM 1MBIT 6NS 128TQFP |
| IDT70V3579S4BCG | IC SRAM 1.125MBIT 4NS 256BGA |
| IDT70V3579S4BC | IC SRAM 1.125MBIT 4NS 256BGA |
| IDT70V3389S4BCG | IC SRAM 1.125MBIT 4NS 256BGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MC68HC000IFN16R2 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HC000P10 | 制造商:Motorola Inc 功能描述: |
| MC68HC000P12 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Addendum to M68000 User Manual |
| MC68HC000P16 | 制造商:Motorola Inc 功能描述: |
| MC68HC000P20 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Addendum to M68000 User Manual |
發(fā)布緊急采購，3分鐘左右您將得到回復。