參數(shù)資料
型號： MC68HC000IEI16R
廠商： Freescale Semiconductor
文件頁數(shù)： 165/189頁
文件大小： 0K
描述： IC MPU 32BIT 16MHZ 68-PLCC
標準包裝： 250
系列： M680x0
處理器類型： M680x0 32-位
速度： 16MHz
電壓： 3.3V，5V
安裝類型： 表面貼裝
封裝/外殼： 68-LCC（J 形引線）
供應(yīng)商設(shè)備封裝： 68-PLCC（25x25）
包裝： 帶卷 (TR)
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁當前第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁
MOTOROLA
M68000 8-/16-/32-BIT MICROPROCESSORS USER'S MANUAL
5- 31
Table 5-1.
DTACK, BERR, and HALT Assertion Results
Case
No.
Control
Signal
Asserted on
Rising Edge
of State
MC68000/MC68HC000/001
EC000/MC68008 Results
MC68010 Results
N
N+2
1
DTACK
BERR
HALT
A
NA
S
NA
X
Normal cycle terminate and continue.
2
DTACK
BERR
HALT
A
NA
A/S
S
NA
S
Normal cycle terminate and halt.
Continue when HALT negated.
Normal cycle terminate and halt.
Continue when HALT negated.
3
DTACK
BERR
HALT
X
A
NA
X
S
NA
Terminate and take bus error trap.
4
DTACK
BERR
HALT
A
NA
S
A
NA
Normal cycle terminate and continue.
Terminate and take bus error trap.
5
DTACK
BERR
HALT
X
A
A/S
X
S
Terminate and retry when HALT
removed.
Terminate and retry when HALT
removed.
6
DTACK
BERR
HALT
A
NA
S
A
Normal cycle terminate and continue.
Terminate and retry when HALT
removed.
LEGEND:
N — The number of the current even bus state (e.g., S4, S6, etc.)
A — Signal asserted in this bus state
NA
— Signal not asserted in this bus state
X — Don't care
S — Signal asserted in preceding bus state and remains asserted in this state
NOTE: All operations are subject to relevant setup and hold times.
The negation of BERR and HALT under several conditions is shown in Table 5-6. (DTACK
is assumed to be negated normally in all cases; for reliable operation, both DTACK and
BERR should be negated when address strobe is negated).
EXAMPLE A:
A system uses a watchdog timer to terminate accesses to unused address space. The
timer asserts BERR after timeout (case 3).
EXAMPLE B:
A system uses error detection on random-access memory (RAM) contents. The system
designer may:
1. Delay DTACK until the data is verified. If data is invalid, return BERR and HALT
simultaneously to retry the error cycle (case 5).
2. Delay DTACK until the data is verified. If data is invalid, return BERR at the same
time as DTACK (case 3).
3. For an MC68010, return DTACK before data verification. If data is invalid, assert
BERR and HALT to retry the error cycle (case 6).
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料
PDF描述
IDT7016L15G IC SRAM 144KBIT 15NS 68PGA
IDT70V9289L6PRF IC SRAM 1MBIT 6NS 128TQFP
IDT70V3579S4BCG IC SRAM 1.125MBIT 4NS 256BGA
IDT70V3579S4BC IC SRAM 1.125MBIT 4NS 256BGA
IDT70V3389S4BCG IC SRAM 1.125MBIT 4NS 256BGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC68HC000IFN16R2 制造商:Rochester Electronics LLC 功能描述:- Bulk
MC68HC000P10 制造商:Motorola Inc 功能描述:
MC68HC000P12 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Addendum to M68000 User Manual
MC68HC000P16 制造商:Motorola Inc 功能描述:
MC68HC000P20 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Addendum to M68000 User Manual
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*