MC68HC08AS20
—
Rev. 4.1
Advance Information
Freescale Semiconductor
317
Advance Information — MC68HC08AS20
Section 20. Byte Data Link Controller–Digital (BDLC–D)
20.1 Contents
20.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
20.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
20.4
20.4.1
20.4.1.1
20.4.1.2
20.4.1.3
20.4.1.4
20.4.1.5
20.4.1.6
20.4.1.7
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .320
BDLC Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . .322
Power Off Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .322
Reset Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .323
Run Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .323
BDLC Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .323
BDLC Stop Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .324
Digital Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . .324
Analog Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . .324
20.5
20.5.1
20.5.1.1
20.5.1.2
20.5.2
20.5.3
20.5.4
20.5.5
BDLC MUX Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .325
Rx Digital Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .326
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .326
Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .327
J1850 Frame Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . .328
J1850 VPW Symbols. . . . . . . . . . . . . . . . . . . . . . . . . . . . .331
J1850 VPW Valid/Invalid Bits and Symbols . . . . . . . . . . .334
Message Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . .338
20.6
20.6.1
20.6.2
20.6.3
20.6.4
20.6.5
20.6.5.1
20.6.5.2
20.6.5.3
20.6.5.4
BDLC Protocol Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340
Protocol Architecture. . . . . . . . . . . . . . . . . . . . . . . . . . . . .341
Rx and Tx Shift Registers . . . . . . . . . . . . . . . . . . . . . . . . .341
Rx and Tx Shadow Registers . . . . . . . . . . . . . . . . . . . . . .342
Digital Loopback Multiplexer . . . . . . . . . . . . . . . . . . . . . . .342
State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .342
4X Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .342
Receiving a Message in Block Mode. . . . . . . . . . . . . . .343
Transmitting a Message in Block Mode. . . . . . . . . . . . .343
J1850 Bus Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .343