Technical Data
MC68HC05J1A — Rev. 3.0
14
List of Figures
MOTOROLA
List of Figures
Figure
Title
Page
4-4
5-1
5-2
6-1
Interrupt Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
Reset Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50
COP Register (COPR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
Stop/Wait/Halt Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . .58
7-1
7-2
7-3
7-4
7-5
7-6
7-7
7-8
Port A Data Register (PORTA). . . . . . . . . . . . . . . . . . . . . . .62
Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . .63
Pulldown Register A (PDRA) . . . . . . . . . . . . . . . . . . . . . . . .64
Port A I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
Port B Data Register (PORTB). . . . . . . . . . . . . . . . . . . . . . .67
Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . .68
Pulldown Register B (PDRB) . . . . . . . . . . . . . . . . . . . . . . . .69
Port B I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
8-1
8-2
8-3
8-4
Multifunction Timer Block Diagram. . . . . . . . . . . . . . . . . . . .72
Timer Status and Control Register (TSCR) . . . . . . . . . . . . .73
Timer Counter Register (TCNTR) . . . . . . . . . . . . . . . . . . . .75
COP Register (COPR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76
10-1
10-2
10-3
10-4
10-5
10-6
10-7
Typical V
OH
/I
OH
(V
DD
= 5.0 V) . . . . . . . . . . . . . . . . . . . . . .101
Typical V
OH
/I
OH
(V
DD
= 3.3 V) . . . . . . . . . . . . . . . . . . . . . .101
Typical V
OL
/I
OL
(V
DD
= 5.0 V) . . . . . . . . . . . . . . . . . . . . . .102
Typical V
OL
/I
OL
(V
DD
= 3.3 V) . . . . . . . . . . . . . . . . . . . . . .102
Typical Operating I
DD
(25
°
C) . . . . . . . . . . . . . . . . . . . . . . .103
Typical Wait Mode I
DD
(25
°
C) . . . . . . . . . . . . . . . . . . . . . .103
Typical Internal Operating Frequency
for Various V
DD
at 25
°
C — RC Option Only . . . . . . . . .104
External Interrupt Timing . . . . . . . . . . . . . . . . . . . . . . . . . .107
Stop Mode Recovery Timing . . . . . . . . . . . . . . . . . . . . . . .107
Power-On Reset Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .108
External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
10-8
10-9
10-10
10-11
A-1
A-2
Maximum Run Mode I
DD
versus Frequency . . . . . . . . . . .120
Maximum Wait Mode I
DD
versus Frequency . . . . . . . . . . .121
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.