參數(shù)資料
型號(hào)： MCD212
廠商： MOTOROLA INC
元件分類(lèi)： 顯示控制器
英文描述： Video Decoder and System Controller(with JTAG)
中文描述： 768 X 560 PIXELS CRT GRPH DSPL CTLR, PQFP160
封裝： 1007-01
文件頁(yè)數(shù)： 7/87頁(yè)
文件大?。?/td> 872K
代理商： MCD212
MCD212
v
MOTOROLA
Fig.
No.
Page
No.
Title
1–1
System Block Diagram
1–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1–2
Internal Block Diagram
1–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–1
Reset and Halt Timing Chart
3–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–2
CLK2 Clocking and Resetting
3–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–3
Memory Swapping Timing Chart
3–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–4
Bus Error Timing
3–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–1
DRAM Access
4–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–2
DRAM Cycles
4–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–3
DRAM Timing
4–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–4
DRAM Banks Validation/Devalidation
4–5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–1
Four Video Planes of the Displayed Image
5–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–2
Example of Normal and Double Resolution Pixels
5–2
. . . . . . . . . . . . . . . . . . . . . . . . . .
5–3
Line Display of Interlace versus Non–interlace Modes
5–3
. . . . . . . . . . . . . . . . . . . . . . .
5–4
HSYNC and BLANK Timing
5–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–5
VSYNC and BLANK Timing
5–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–6
CSYNC Timing in the 50 Hz (FD = 0), Non–interlace Mode (SM = 0)
5–5
. . . . . . . . . .
5–7
CSYNC Timing in the 60 Hz (FD = 1), Non–interlace Mode (SM = 0)
5–5
. . . . . . . . . .
5–8
CSYNC Timing in the 50 Hz (FD = 0), Interlace Mode (SM = 1)
5–6
. . . . . . . . . . . . . . .
5–9
CSYNC Timing in the 60 Hz (FD = 1), Interlace Mode (SM = 1)
5–6
. . . . . . . . . . . . . . .
5–10 Cursor Position
5–14
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–11 Cursor Pattern Diagram
5–16
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–12 VDSC in Slave Mode with an External PLL for Clock Generation
5–20
. . . . . . . . . . . . .
5–13 VDSC in Slave Mode with an External Clock
5–20
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–1
Bitmap Serialization in 8 Bits/Pixel
6–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–2
Bitmap Serialization in 4 Bits/Pixel
6–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–3
Run–length Format in 7 Bits/Pixel
6–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–4
Run–length Format in 3 Bits/Pixel
6–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–1
Data Structure of DYUV Decoder Input and Output Pixel–pair
7–2
. . . . . . . . . . . . . . . .
7–2
CLUT Organization
7–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–3
Data Structure of Input CLUT Pixel
7–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–4
Data Structure of RGB555 Input and Output Pixel
7–4
. . . . . . . . . . . . . . . . . . . . . . . . . .
相關(guān)PDF資料
PDF描述
MCD221 CD-Interface and Audio Processor(CIAP)
MCD221FU CD-Interface and Audio Processor(CIAP)
MCF5307 UART MODULE
MCF5307TR UART MODULE
MCM32100 1M x 32 Bit Dynamic Random Access Memory Module
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MCD220-08io1 功能描述:分立半導(dǎo)體模塊 220 Amps 800V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類(lèi)型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
MCD220-12io1 功能描述:分立半導(dǎo)體模塊 220 Amps 1200V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類(lèi)型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
MCD220-14io1 功能描述:分立半導(dǎo)體模塊 220 Amps 1400V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類(lèi)型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
MCD220-16io1 功能描述:分立半導(dǎo)體模塊 220 Amps 1800V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類(lèi)型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
MCD220-18io1 功能描述:分立半導(dǎo)體模塊 220 Amps 1600V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類(lèi)型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*