- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45388 > MSC8144ESVT800B (FREESCALE SEMICONDUCTOR INC) 133 MHz, OTHER DSP, PBGA783 PDF資料下載
參數(shù)資料
| 型號(hào)： | MSC8144ESVT800B |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | 133 MHz, OTHER DSP, PBGA783 |
| 封裝： | 29 X 29 MM, LEAD FREE, PLASTIC, FCPBGA-783 |
| 文件頁數(shù)： | 48/80頁 |
| 文件大?。?/td> | 1251K |
| 代理商： | MSC8144ESVT800B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當(dāng)前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁
MSC8144E Quad Core Digital Signal Processor Data Sheet, Rev. 14
Electrical Characteristics
Freescale Semiconductor
52
2.6.7
TDM Timing
Figure 18 shows the TDM input AC timing.
Note:
For some TDM modes, receive data and receive sync are input on other pins. This timing is also valid for them. See
the MSC8144E Reference Manual.
Figure 19 shows TDMxTSYN AC timing in TSO=0 mode.
Figure 20 shows the TDM Output AC timing
Table 37. TDM Timing
Characteristic
Symbol
Expression
Min
Max
Units
TDMxRCLK/TDMxTCLK
tTDMC
TC1
16
—
ns
TDMxRCLK/TDMxTCLK high pulse width
tTDMCH
(0.5
± 0.1) × TC4
7—
ns
TDMxRCLK/TDMxTCLK low pulse width
tTDMCL
(0.5
± 0.1) × TC4
7—
ns
TDM receive all input setup time related to TDMxRCLK
TDMxTSYN input setup time related to TDMxTCLK in TSO=0 mode
tTDMVKH
3.6
—
ns
TDM receive all input hold time related to TDMxRCLK
TDMxTSYN input hold time related to TDMxTCLK in TSO=0 mode
tTDMXKH
1.9
—
ns
TDMxTCLK high to TDMxTDAT output active2
tTDMDHOX
2.5
—
ns
TDMxTCLK high to TDMxTDAT output valid2
tTDMDHOV
—9.8
ns
All output hold time (except TDMxTSYN) 3
tTDMHOX
2.5
—
ns
TDMxTCLK high to TDMxTDAT output high impedance2
tTDMDHOZ
—9.8
ns
TDMxTCLK high to TDMxTSYN output valid2
tTDMSHOV
—9.25
ns
TDMxTSYN output hold time3
tTDMSHOX
2.0
—
ns
Notes:
1.
Values are based on a a maximum frequency of 62.5 MHz. The TDM interface supports any frequency below 62.5 MHz.
2.
Values are based on 20 pF capacitive load.
3.
Values are based on 10 pF capacitive load.
4.
The expression is for common calculations only.
Figure 18. TDM Inputs Signals
Figure 19. TDMxTSYN in TSO=0 mode
TDMxRCLK
TDMxRDAT
TDMxRSYN
tTDMC
tTDMCH
tTDMCL
tTDMVKH
tTDMXKH
TDMxTCLK
TDMxTSYN
tTDMVKH
tTDMXKH
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MSC8144ESVT1000B | 133 MHz, OTHER DSP, PBGA783 |
| MSC8144EVT800B | 133 MHz, OTHER DSP, PBGA783 |
| MSC8144ETVT1000A | 133 MHz, OTHER DSP, PBGA783 |
| MSC8144VT800B | 133 MHz, OTHER DSP, PBGA783 |
| MSC8144SVT1000A | 133 MHz, OTHER DSP, PBGA783 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MSC8144ETVT1000A | 制造商:Freescale Semiconductor 功能描述:DSP 32-BIT 1GHZ 1000MIPS 783-PIN FCBGA - Bulk |
| MSC8144ETVT1000B | 制造商:Freescale Semiconductor 功能描述:DSP 32-BIT 1GHZ 1000MIPS 783-PIN FCBGA EACH - Bulk 制造商:Freescale Semiconductor 功能描述:ENCRYPTION PACSUN R2.1 783FCPBGA |
| MSC8144ETVT800A | 制造商:Rochester Electronics LLC 功能描述: 制造商:Freescale Semiconductor 功能描述: |
| MSC8144ETVT800B | 制造商:Freescale Semiconductor 功能描述:ENCRYPTION PACSUN R2.1 783FCPBGA |
| MSC8144EVT1000A | 制造商:Freescale Semiconductor 功能描述:DSP 32BIT 1GHZ 1000MIPS 783FCBGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。