- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296642 > MT4LC16M4A7DJ-6S 16M X 4 FAST PAGE DRAM, 60 ns, PDSO32 PDF資料下載
參數(shù)資料
| 型號： | MT4LC16M4A7DJ-6S |
| 元件分類： | DRAM |
| 英文描述： | 16M X 4 FAST PAGE DRAM, 60 ns, PDSO32 |
| 封裝： | 0.400 INCH, PLASTIC, SOJ-32 |
| 文件頁數(shù)： | 10/20頁 |
| 文件大?。?/td> | 338K |
| 代理商： | MT4LC16M4A7DJ-6S |
18
16 Meg x 4 FPM DRAM
Micron Technology, Inc., reserves the right to change products or specifications without notice.
D21_2.p65 – Rev. 5/00
2000, Micron Technology, Inc.
16 MEG x 4
FPM DRAM
OBSOLETE
SELF REFRESH CYCLE
(Addresses and OE# = DON’T CARE)
V
IH
IL
RAS#
tRASS
OPEN
V
IH
IL
V
OH
OL
DQ
tRPC
tCHD
tRPS
tRPC
tRP
tCP
CAS#
WE#
V
IH
IL
tWRH
tWRP
tWRH
tWRP
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
NOTE 1
tCSR
DON’T CARE
UNDEFINED
tCP
NOTE 2
(
)
(
)
(
)
(
)
NOTE: 1. Once tRASS (MIN) is met and RAS# remains LOW, the DRAM will enter self refresh mode.
2. Once tRPS is satisfied, a complete burst of all rows should be executed, if RAS#-only or burst CBR refresh is used.
-5
-6
SYMBOL
MIN
MAX
MIN
MAX
UNITS
tRPC
0
ns
tRPS
90
105
ns
tWRH
10
ns
tWRP
10
ns
TIMING PARAMETERS
-5
-6
SYMBOL
MIN
MAX
MIN
MAX
UNITS
tCHD
15
ns
tCP
8
10
ns
tCSR
5
ns
tRASS
100
s
tRP
30
40
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT58L128L36P1T-5 | 128K X 36 CACHE SRAM, 2.8 ns, PQFP100 |
| MT58L512Y36FT-8.5 | 512K X 36 CACHE SRAM, 8.5 ns, PQFP100 |
| MT58V1MV18DT-10 | 1M X 18 CACHE SRAM, 5 ns, PQFP100 |
| MT5C2565EC-70/IT | 64K X 4 STANDARD SRAM, 70 ns, CQCC28 |
| MT5C256K16B2DJ-12PAT | 256K X 16 STANDARD SRAM, 12 ns, PDSO54 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT4LC16M4A7TG-5 | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DRAM |
| MT4LC16M4A7TG-5S | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DRAM |
| MT4LC16M4A7TG-6 | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DRAM |
| MT4LC16M4A7TG-6S | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DRAM |
| MT4LC16M4G3 | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。