參數(shù)資料
型號(hào)： ORSO82G5-2FN680I
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 113/153頁
文件大小： 0K
描述： IC TRANCEIVERS FPSC 680FPBGA
產(chǎn)品變化通告： Product Discontinuation 01/Aug/2011
標(biāo)準(zhǔn)包裝： 24
系列： *
Lattice Semiconductor
ORCA ORSO42G5 and ORSO82G5 Data Sheet
62
Signal Description for RX Path (SERDES Core to FPGA) – ORSO42G5
Signals are divided across four channels with 40 signals per channel. RXDxx[39:0] is the set of 40 signals for a
channel xx.
All RX direction signals are outputs from the core.
See Figure 47 for clock transfers across the FPGA/Core interface.
In SONET mode, RXDxx[31:0] carries 32 bit data from the alignment FIFO of the respective channel.
RXDxx[35:32] carries miscellaneous information such as OOF, BIPERR, Frame Pulse (FP), and SPE.
In cell mode, data from each of the four 2-link IPC bundles are spread across all eight channels and are assigned
to the 20 LSBs (RXDxx[19:0]) of each channel output. Data from IPC2_A1 is distributed across RXDAA[19:0]
and RXDAB[19:0]. Data from IPC2_A2 is distributed across RXDAC[19:0] and RXDAD[19:0]. This symmetry is
maintained for IPC2 data signals from block B.
The IPC status signals for Cell Mode operation are contained in RXDxx[39:36] and RXDxx[33].
The signals for SONET Mode operation are assigned to RXDxx[35:34] and RXDxx[33].
[39:33]
—
32
DINAD_FP
—
[31:21]
DINAD[31:21]
—
20
DINAD[20]
—
OPC8_CELLVALID
[19:0]
DINAD[19:0]
OPC2_A2[19:0]
OPC8[99:80]
TXDBA
SONET Mode
OPC2 B1 Mode
OPC8 Mode
[39:33]
—
32
DINBA_FP
—
[31:21]
DINBA[31:21]
—
20
DINBA[20]
OPC2_B1_CELLVALID
—
[19:0]
DINBA[19;0]]
OPC2_B1[39:20]
OPC8[79:60]
TXDBB
SONET Mode
OPC2 B1 Mode
OPC8 Mode
[39:33]
—
32
DINBB_FP
—
[31:20]
DINBB[31:20]
—
[19:0]
DINBB[19:0]
OPC2_B1[19:0]
OPC8[59:40]
TXDBC
SONET Mode
OPC2 B2 Mode
OPC8 Mode
[39:33]
—
32
DINBC_FP
—
[31:21]
DINBC[31:21]
—
20
DINBC[20]
OPC2_B2_CELLVALID
—
[19:0]
DINBC[19:0]
OPC2_B2[39:20]
OPC8[39:20]
TXDBD
SONET Mode
OPC2 B2 Mode
OPC8 Mode
[39:33]
—
32
DINBD_FP
—
[31:20]
DINBD[31:20]
—
[19:0]
DINBD[19:0]
OPC2_B2[19:0]
OPC8[19:0]
Table 12. TX FPGA/Core Interface Signaling – ORSO82G5 (Continued)
相關(guān)PDF資料
PDF描述
PIC12CE519/JW IC MCU EPROM 1KX12 W/EE 8CDIP
PIC32MX460F512L-80V/PT IC MCU 32BIT 512KB FLASH 100TQFP
PIC32MX575F512H-80V/MR IC MCU 32BIT 512KB FLASH 64QFN
VI-J4D-IW-F4 CONVERTER MOD DC/DC 85V 100W
PIC32MX775F256H-80V/MR IC MCU 32BIT 256KB FLASH 64QFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ORSO82G5-2FN680I1 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 10368 LUT 372 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORSO82G5-3BM680C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 10368 LUT 372 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORSO82G5-3F680C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 ORCA FPSC 2.7GBITS/s BP XCVR 643K RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORSO82G5-3FN680C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 ORCA FPSC 1.5V 2.7 G b Bpln Xcvr 643K Gt RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORSO82G5-3FN680C1 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 10368 LUT 372 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*