- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367854 > PDI1394L21 (NXP Semiconductors N.V.) Full Duplex AV Link Layer Ccontroller(全雙工AV鏈接層控制器) PDF資料下載
參數(shù)資料
| 型號： | PDI1394L21 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | Full Duplex AV Link Layer Ccontroller(全雙工AV鏈接層控制器) |
| 中文描述： | 全雙工鏈路層Ccontroller影音（全雙工視聽鏈接層控制器） |
| 文件頁數(shù)： | 45/54頁 |
| 文件大小： | 242K |
| 代理商： | PDI1394L21 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁當(dāng)前第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁
Philips Semiconductors
Preliminary specification
PDI1394L21
1394 full duplex AV link layer controller
2000 Jun 06
45
14.1
Pin Categories
Table 11.
Category 1:
Input/Output
Pin Categories
Category 2:
Input
Category 3:
Input
Category 4:
Output
Category 5:
Output
Category 6:
Input/Output
Category 7:
Category 8:
HIF D[7:0]
HIF A[8:0]
RESET_N
CYCLEOUT
HIF INT_N
PHY D[0:7]
LREQ
SCLK
AVxSYNC
HIF CS_N
CYCLEIN
AVxERR0
PHY CTL[0:1]
AVxVALID
HIF WR_N
ISO_N
AVxERR1
AV xD[7:0]
HIF RD_N
CLK25
AVxENKEY
AVxENDPCK
AVxCLK
AVxFSYNC
15.0
GND = 0V, C
L
= 50pF
AC CHARACTERISTICS
LIMITS
SYMBOL
PARAMETER
TEST CONDITIONS
WAVEFORMS
T
amb
= 0
°
C to +70
°
C
MIN
UNIT
TYP
MAX
t
PERIOD
t
SU
t
IH
t
OD
t
WHIGH
t
WLOW
t
PWFS
t
SUP
t
HP
t
SCLKPER
t
DP
t
AS
t
AH
t
CL
t
CH
t
RP
t
ACC
t
DH
t
DS
t
DZ
t
WRP
t
CWH
t
CWL
t
CP
t
CD
t
RESET
AV clock period
Figure 26
41.67
ns
AV clock setup time
Figure 26
20
ns
AV clock input hold time
Figure 26
3
ns
AV clock output delay time
Figure 26
3
24
ns
AV clock pulse width HIGH
Figure 26
10
AV clock pulse width LOW
Figure 26
10
AVxFSYNC pulse width HIGH
Figure 27
100
140
ns
PHY-link setup time
Figure 28
6.0
ns
PHY-link hold time
Figure 28
0
ns
SCLK period
Figure 28
20.343
20.345
20.347
ns
PHY-link output delay
Note: C
L
= 20pF
Figure 29
2.0
10.0
ns
Host address setup time
Figure 30
0
ns
Host address hold time
Figure 30
0
ns
Host chip select pulse width LOW
Figure 30
115
ns
Host chip select pulse width HIGH
Figure 30
42
ns
Host read pulse width
Figure 30
115
ns
Host access time
Figure 30
115
ns
Host data hold time
Figure 30
0
ns
Host data setup time
Figure 30
0
ns
Host data bus release (Hi-Z)
Figure 30
15
ns
Host write pulse width
Figure 30
115
ns
CYCLEIN HIGH pulse width
Figure 31
200
ns
CYCLEIN LOW pulse width
Figure 31
200
ns
CYCLEIN cycle period
Figure 31
125
μ
s
CYCLEOUT cycle delay
Figure 32
20
ns
RESET_N pulse width LOW
Figure 33
10
μ
s
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PDI1394L41 | Content Protection AV Link Layer(內(nèi)容可保護的AV鏈接層控制器) |
| PDI1394P21 | 3-port Physical Layer Interface(三端口物理層接口) |
| PDI1394P22 | 3-port Physical Layer Interface(三端口物理層接口) |
| PDI1394P24 | 2-port 400 Mbps physical layer interface(2端口 400 Mbps物理層接口) |
| PDI40C1D00 | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PDI1394L21BE | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:1394 full duplex AV link layer controller |
| PDI1394L21BP | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:1394 full duplex AV link layer controller |
| PDI1394L40 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:1394 enhanced AV link layer controller |
| PDI1394L40BE | 制造商:NXP Semiconductors 功能描述:1 CHANNEL(S), 400M BPS, SERIAL COMM CONTROLLER, PQFP144 |
| PDI1394L40BE,518 | 功能描述:視頻 IC 1394 A/V LINK LAYER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。