- 您現在的位置：買賣IC網 > PDF目錄190034 > PDM41532LA15T 128K X 8 STANDARD SRAM, 15 ns, PDSO44 PDF資料下載
參數資料
| 型號： | PDM41532LA15T |
| 元件分類： | SRAM |
| 英文描述： | 128K X 8 STANDARD SRAM, 15 ns, PDSO44 |
| 文件頁數： | 9/10頁 |
| 文件大?。?/td> | 368K |
| 代理商： | PDM41532LA15T |
PDM41532
8
Rev. 1.3 - 4/10/98
PRELIMINARY
AC Electrical Characteristics
Description
-10
-12
-15
-20
WRITE Cycle
Sym
Min. Max. Min. Max. Min. Max. Min. Max. Unit
WRITE cycle time
tWC
10—12—15—20—
ns
Chip enable to end of write
tCW
9
—
10—12—12—
ns
Address valid to end of write
tAW
9—8—
10
—
12
—
ns
Byte pulse width
tBW
9—8—
10
—
12
—
ns
Address setup time
tAS
0—0—0—0—
ns
Address hold from end of write
tAH
0—0—0—0—
ns
Write pulse width
tWP
9—8—9—
10
—
ns
Data setup time
tDS
5—6—7—9—
ns
Data hold time
tDH
0—0—0—0—
ns
Byte disable to output in low-Z (1, 5, 6)
tLZBE
0—0—0—0—
ns
Byte enable to output in high-Z (1, 5, 6)
tHZBE
—5—6—7—9
ns
Output disable to output in low-Z (1, 5, 6)
tLZOE
0—0—0—0—
ns
Output enable to output in high-Z (1, 5, 6)
tHZOE
—5—6—7—9
ns
Write disable to output in low-Z (1, 5, 6)
tLZWE
0—0—0—0—
ns
Write enable to output in high-Z (1, 5, 6)
tHZWE
5—6—7—9
ns
Write Cycle 3 Timing Diagram(5) (UB, LB Controlled)
tAW
tAS
tWC
UB, LB
CE
WE
ADDRESSES
tWP
tCW
High Impedance
tDH
tDS
Data Stable
DOUT
DIN
tAH
tBW
tLZBE(6)
tLZCE(6)
tHZWE(6)
相關PDF資料 |
PDF描述 |
|---|---|
| PDM44528SA10JTR | 32K X 18 CACHE SRAM, PQCC52 |
| PDM44528SA10JI | 32K X 18 CACHE SRAM, PQCC52 |
| PDM44528S7JTR | 32K X 18 CACHE SRAM, PQCC52 |
| PDM44538SA9JI | 32K X 18 CACHE SRAM, PQCC52 |
| PDU1016H-.5 | 4-BIT, ECL-INTERFACED PROGRAMMABLE DELAY LINE |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PDM-41M-.75G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| PDM-41M-1.5G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| PDM-41M-10G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| PDM-41M-15G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| PDM-41M-3G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
發(fā)布緊急采購，3分鐘左右您將得到回復。