
PEB 20532
PEF 20532
List of Tables
Page
Data Sheet
11
2000-09-14
Table 1
Table 2
Table 3
Table 4
Table 5
Table 6
Table 7
Table 8
Table 9
Table 10
Table 11
Table 12
Table 13
Table 14
Table 15
Table 16
Table 17
Table 18
Microprocessor Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
External DMA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Serial Port Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
General Purpose Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Test Interface Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Power Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Overview of Clock Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Clock Modes of the SCCs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
BRRL/BRRH Register and Bit-Fields. . . . . . . . . . . . . . . . . . . . . . . . . . 67
Data Bus Access 16-bit Intel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Data Bus Access 16-bit Motorola Mode. . . . . . . . . . . . . . . . . . . . . . . . 79
Protocol Mode Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Address Comparison Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Status Information after RME interupt . . . . . . . . . . . . . . . . . . . . . . . . 248
DMA Terminology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
Capacitances
TA = 25
×
C; VDD3 = 3.3 V 0.3 V, VSS = 0 V . . . . . . . . . . . . . . . . . 259
Thermal Package Characteristics P-TQFP-100-3 . . . . . . . . . . . . . . . 260
Microprocessor Interface Clock Timing . . . . . . . . . . . . . . . . . . . . . . . 261
Infineon/Intel Bus Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . 264
Motorola Bus Interface Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
Clock Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
Receive Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
Transmit Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
Clock Mode 1 Strobe Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
Clock Mode 4 Gating Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
Clock Mode 5 Frame Synchronisation Timing . . . . . . . . . . . . . . . . . . 274
Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
JTAG-Boundary Scan Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
Boundary Scan Sequence of SEROCCO-M . . . . . . . . . . . . . . . . . . . 278
Boundary Scan Test Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
Table 19
Table 20
Table 21
Table 22
Table 23
Table 24
Table 25
Table 26
Table 27
Table 28
Table 29
Table 30
Table 31
Table 32