參數(shù)資料
型號： PEB20532
廠商： INFINEON TECHNOLOGIES AG
英文描述： 2 Channel Serial Optimized Communication Controller
中文描述： 2通道串行通信控制器的優(yōu)化
文件頁數(shù)： 90/282頁
文件大?。?/td> 3623K
代理商： PEB20532
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁
PEB 20532
PEF 20532
Detailed Protocol Description
Data Sheet
90
2000-09-14
4.1.8
CRC Generation and Checking
In HDLC/SDLC mode, error protection is done by CRC generation and checking.
In standard applications, CRC-CCITT algorithm is used. The Frame Check Sequence at
the end of each frame consists of two bytes of CRC checksum.
If required, the CRC-CCITT algorithm can be replaced by the CRC-32 algorithm,
enabled via bit
’
C32
’
in register
CCR1L
. In this case the Frame Check Sequence
consists of four bytes.
Optionally the internal handling of received and transmitted CRC checksum can be
influenced via control bits
’
RCRC
’
,
’
DRCRC
’
in register
CCR3H
and
’
XCRC
’
in register
CCR2H
.
Receive direction:
If not disabled by setting bit
’
DRCRC
’
(register
CCR3H
), the received CRC checksum is
always assumed to be in the 2 (CRC-CCITT) or 4 (CRC-32) last bytes of a frame,
immediately preceding a closing flag. If bit
’
RCRC
’
is set, the received CRC checksum
is treated as data and will be forwarded to the RFIFO, where it precedes the frame status
byte. Nevertheless the received CRC checksum is additionally checked for correctness.
If CRC checking is disabled with bit
CCR3H
:DRCRC, the limits for
‘
Valid Frame
’
check
are modified accordingly (refer to description of the Receive Status Byte,
RSTA
:VFR).
Transmit direction:
If bit
’
XCRC
’
is set, the CRC checksum is not generated internally. The checksum has to
be provided via the transmit data buffer by software. The transmitted frame will only be
closed automatically with a (closing) flag.
Note: The SCC does not check whether the length of the frame, i.e. the number of bytes,
to be transmitted makes sense or not according the HDLC protocol.
4.1.9
Receive Length Check Feature
The SCC offers the possibility to supervise the maximum length of received frames and
to terminate data reception in the case that this length is exceeded.
This feature is controlled via the special Receive Length Check Registers
RLCRL
/
RLCRH
.
The function is enabled by setting bit
’
RCE
’
(Receive Length Check Enable) and the
maximum frame length to be checked is programmed via bit field
’
RL
’
. The maximum
receive length can be determined as a multiple of 32-byte blocks as follows:
MAX_LENGTH = (RL + 1) 32 ,
where RL is the value written to bit field
’
RL
’
. Thus, the maximum length of receive
frames can be programmed between 32 and 65536 bytes.
All frames exceeding this length are treated as if they had been aborted by the remote
station, i.e. the CPU is informed via
相關(guān)PDF資料
PDF描述
PEF20534 DMA Supported Serial Communication Controller with 4 Channels
PEB20534 DMA Supported Serial Communication Controller with 4 Channels
PEB20534H-10 DMA Supported Serial Communication Controller with 4 Channels DSCC4
PEB20534H-52 DMA Supported Serial Communication Controller with 4 Channels DSCC4
PEB20534 DMA Supported Serial Communication Controller with 4 Channels DSCC4
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PEB20532FV1.3 功能描述:接口—CODEC T/E RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉(zhuǎn)換速率:48 kSPs 接口類型:I2C ADC 數(shù)量:2 DAC 數(shù)量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel
PEB20534 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:DMA Supported Serial Communication Controller with 4 Channels
PEB20534 H52 V2.1 制造商:Infineon Technologies AG 功能描述:
PEB20534H10 制造商:Infineon Technologies AG 功能描述: 制造商:Siemens 功能描述:
PEB20534H-10 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:DMA Supported Serial Communication Controller with 4 Channels DSCC4
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*