- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄3787 > PK40X256VMD100 (Freescale Semiconductor)IC ARM CORTEX MCU 256K 144-MAP PDF資料下載
參數(shù)資料
| 型號(hào)： | PK40X256VMD100 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 60/78頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ARM CORTEX MCU 256K 144-MAP |
| 產(chǎn)品培訓(xùn)模塊： | Kinetis® Cortex-M4 Microcontroller Family |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | Kinetis |
| 核心處理器： | ARM? Cortex?-M4 |
| 芯體尺寸： | 32-位 |
| 速度： | 100MHz |
| 連通性： | CAN，EBI/EMI，I²C，IrDA，SDHC，SPI，UART/USART，USB，USB OTG |
| 外圍設(shè)備： | DMA，I²S，LCD，LVD，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 98 |
| 程序存儲(chǔ)器容量： | 256KB（256K x 8） |
| 程序存儲(chǔ)器類型： | 閃存 |
| EEPROM 大小： | 4K x 8 |
| RAM 容量： | 64K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.71 V ~ 3.6 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 33x16b，D/A 2x12b |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 105°C |
| 封裝/外殼： | 144-LBGA |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁當(dāng)前第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁
6.8.10 I2S switching specifications
This section provides the AC timings for the I2S in master (clocks driven) and slave
modes (clocks input). All timings are given for non-inverted serial clock polarity
(TCR[TSCKP] = 0, RCR[RSCKP] = 0) and a non-inverted frame sync (TCR[TFSI] = 0,
RCR[RFSI] = 0). If the polarity of the clock and/or the frame sync have been inverted, all
the timings remain valid by inverting the clock signal (I2S_BCLK) and/or the frame sync
(I2S_FS) shown in the figures below.
Table 46. I2S master mode timing (limited voltage range)
Num
Description
Min.
Max.
Unit
Operating voltage
2.7
3.6
V
S1
I2S_MCLK cycle time
2 x tSYS
ns
S2
I2S_MCLK pulse width high/low
45%
55%
MCLK period
S3
I2S_BCLK cycle time
5 x tSYS
—
ns
S4
I2S_BCLK pulse width high/low
45%
55%
BCLK period
S5
I2S_BCLK to I2S_FS output valid
—
15
ns
S6
I2S_BCLK to I2S_FS output invalid
-2.5
—
ns
S7
I2S_BCLK to I2S_TXD valid
—
15
ns
S8
I2S_BCLK to I2S_TXD invalid
-3
—
ns
S9
I2S_RXD/I2S_FS input setup before I2S_BCLK
20
—
ns
S10
I2S_RXD/I2S_FS input hold after I2S_BCLK
0
—
ns
S1
S2
S3
S4
S5
S9
S7
S9
S10
S7
S8
S6
S10
S8
I2S_MCLK (output)
I2S_BCLK (output)
I2S_FS (output)
I2S_FS (input)
I2S_TXD
I2S_RXD
Figure 26. I2S timing — master mode
Peripheral operating requirements and behaviors
K40 Sub-Family Data Sheet Data Sheet, Rev. 7, 02/2013.
Freescale Semiconductor, Inc.
63
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC9S08DZ60ACLF | IC MCU 60K FLASH 4K RAM 48-LQFP |
| PK40X128VMD100 | IC ARM CORTEX MCU 128K 144-MAP |
| PK40X128VLQ100 | IC ARM CORTEX MCU 128K 144-LQFP |
| MC9S08DV32AMLH | IC MCU 32K FLASH 2K RAM 64-LQFP |
| 1061541115 | ADPT OPT SINGLMODE FC/APC-SC/APC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PK40X256VMD100 | 制造商:Freescale Semiconductor 功能描述:KINETIS 256KFLEX USB LCD |
| PK40X512VLQ100 | 制造商:Freescale Semiconductor 功能描述:KINETIS 512K FLEX USB - Bulk |
| PK4-10R-T | 制造商:Panduit Corp 功能描述:Ring Tongue Terminal 4AWG 47.2mm 14mm Tin 制造商:Panduit Corp 功能描述:RING TERMINAL, LARGE WIRE, KYNAR INSULAT - Bag |
| PK4-12R-T | 制造商:Panduit Corp 功能描述:RING TERMINAL, LARGE WIRE, KYN 制造商:Panduit Corp 功能描述:Ring Tongue Terminal 4AWG 51.3mm 21.8mm Tin 制造商:Panduit Corp 功能描述:RING TERMINAL, LARGE WIRE, KYNAR INSULAT - Bag |
| PK4-14R-T | 制造商:Panduit Corp 功能描述:Ring Tongue Terminal 4AWG 47.2mm 14mm Tin 制造商:Panduit Corp 功能描述:RING TERMINAL, LARGE WIRE, KYN 制造商:Panduit Corp 功能描述:RING TERMINAL, LARGE WIRE, KYNAR INSULAT - Bag |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。