- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370005 > PLDC20G10 (Cypress Semiconductor Corp.) CMOS Generic 24-Pin Reprogrammable Logic Device PDF資料下載
參數(shù)資料
| 型號： | PLDC20G10 |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | CMOS Generic 24-Pin Reprogrammable Logic Device |
| 中文描述： | 的CMOS通用24引腳可編程邏輯器件 |
| 文件頁數(shù)： | 7/14頁 |
| 文件大?。?/td> | 393K |
| 代理商： | PLDC20G10 |
USE ULTRA37000 FOR
ALL NEW DESIGNS
PLDC20G10B
PLDC20G10
Document #: 38-03010 Rev. *A
Page 7 of 14
t
P[10]
t
WH
t
WL
f
MAX[11]
Clock Period
Clock High Time
Clock Low Time
Maximum Frequency
30
12
12
33.3
33
14
14
30.3
40
16
16
25.0
60
22
22
16.6
ns
ns
ns
MHz
Switching Characteristics
Over Operating Range (continued)
[3, 8, 9]
Parameter
Description
Military/Industrial
B–25
Min.
Max.
Unit
B–20
–30
–40
Min.
Max.
Min.
Max.
Min.
Max.
Switching Waveform
t
EA
t
PD
INPUTS I/O,
REGISTERED
FEEDBACK
t
H
CP
REGISTERED
OUTPUTS
COMBINATORIAL
OUTPUTS
t
S
t
PXZ
t
ER
t
CO
t
W
t
W
OE
t
P
t
PZX
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PLDC20G10B | CMOS Generic 24-Pin Reprogrammable Logic Device |
| PLDC20RA10 | Reprogrammable Asynchronous CMOS Logic Device(重復(fù)編程異步CMOS邏輯器件) |
| PLF8577C | LCD direct/duplex driver with I2C-bus interface |
| PLL0930A | PHASE LOCKED LOOP |
| PLL1000A | PHASE LOCKED LOOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PLDC20G10-25HC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP PLD |
| PLDC20G10-25JC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CMOS Generic 24-Pin Reprogrammable Logic Device |
| PLDC20G10-25JI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP PLD |
| PLDC20G10-25PC | 制造商:Cypress Semiconductor 功能描述:SPLD PLDC20G10 Family 400 Gates 10 Macro Cells 41.67MHz CMOS Technology 5V 24-Pin PDIP |
| PLDC20G10-25PC/PI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CMOS Generic 24-Pin Reprogrammable Logic Device |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。