- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370007 > PLSI1032-60LJ (LATTICE SEMICONDUCTOR CORP) High-Density Programmable Logic PDF資料下載
參數(shù)資料
| 型號(hào)： | PLSI1032-60LJ |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | High-Density Programmable Logic |
| 中文描述： | EE PLD, 25 ns, PQCC84 |
| 封裝： | PLASTIC, LCC-84 |
| 文件頁(yè)數(shù)： | 11/19頁(yè) |
| 文件大?。?/td> | 256K |
| 代理商： | PLSI1032-60LJ |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)當(dāng)前第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)
Specifications
ispLSI and pLSI 1032
11
1996 ISP Encyclopedia
ispLSI 1032 Shift Register Layout
E2CMOS Cell Array
High Order Shift Register
Low Order Shift Register
159...
319...
...0
...160
D
A
T
A
D
A
T
A
Data In
(SDI)
SDO
107
.
A
.
0
SDO
SDI
Note: A logic "1" in the Address Shift Register bit position enables the row for programming or verification.
A logic "0" disables it.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PLSI1032-60LJI | KPSE06F14-15PF0 |
| PLSI1032-60LT | High-Density Programmable Logic |
| PLSI1032-80LJ | High-Density Programmable Logic |
| PLSI1032-80LT | High-Density Programmable Logic |
| PLSI1032-90LJ | High-Density Programmable Logic |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PLSI1032-60LJI | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:High-Density Programmable Logic |
| PLSI1032-60LT | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:High-Density Programmable Logic |
| PLSI1032-80LJ | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:High-Density Programmable Logic |
| PLSI1032-80LT | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:High-Density Programmable Logic |
| PLSI1032-90LJ | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:High-Density Programmable Logic |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。