參數(shù)資料
型號(hào): PSD304R
英文描述: Field Programmable Microcontroller Peripherals(可編程邏輯,無(wú)SRAM,19個(gè)可編程I/O,通用PLD有16個(gè)輸入)
中文描述: 現(xiàn)場(chǎng)可編程微控制器外圍設(shè)備(可編程邏輯,無(wú)的SRAM,19余個(gè)可編程輸入/輸出,通用PLD的有16個(gè)輸入)
文件頁(yè)數(shù): 21/127頁(yè)
文件大小: 682K
代理商: PSD304R
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)當(dāng)前第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)
PSD3XX Famly
2-21
SRAM
EPROM
The EPROM has 8 banks of memory. Each bank can be placed in any address location by
programming the PAD. Bank0–Bank7 is selected by PAD outputs ES0–ES7, respectively.
Each PSD3XX device has 16K bits of SRAM (except the PSD3XXR versions which have no
SRAM). Depending on the configuration of the data bus, the SRAM organization can be 2K
x 8 (8-bit data bus) or 1K x 16 (16-bit data bus). The SRAM is selected by the RS0 output of
the PAD.
A16–A19
Inputs
If one or more of the pins PC0, PC1 PC2 and CSI/A19 are configured as inputs, the
configuration bits CADDHLT and CATD define their functionality inside the part. CADDHLT
determines if these inputs are to be latched by the trailing edge of the ALE or AS signal
(CADDHLT = 1), or enabled into the PSD3XX at all times (CADDHLT = 0, transparent
mode). CATD determines whether these lines are high-order address lines, that take part in
the derivation of EPROM select signals inside the chip (CATD = 1), or logic input lines that
have no impact on memory or I/O selections (CATD = 0). Logic input lines typically
participate in the Boolean expressions implemented in the PAD B. Unused input pins
should be tied to V
CC
or GND.
EPROM
Size
EPROM
Architecture
EPROM Bank
Architecture
(8 ea)
Device
x8
x16
x8
x16
PSD301
256Kb
32K x 8
16K x 16
4K x 8
2K x 16
PSD311
256Kb
32K x 8
4K x 8
PSD302
512Kb
64K x 8
32K x 16
8K x 8
4K x 16
PSD312
512Kb
64K x 8
8K x 8
PSD303
1Mb
128K x 8
64K x 16
16K x 8
8K x 16
PSD313
1Mb
128K x 8
16K x 8
PSD304R
2Mb
256K x 8
128K x 16
32K x 8
16K x 8
PSD314R
2Mb
256K x 8
32K x 8
相關(guān)PDF資料
PDF描述
PSD311R Field Programmable Microcontroller Peripherals(可編程邏輯,無(wú)SRAM,19個(gè)可編程I/O,通用PLD有12個(gè)輸入)
PSD314R Field Programmable Microcontroller Peripherals(可編程邏輯,無(wú)SRAM,19個(gè)可編程I/O,通用PLD有16個(gè)輸入)
PSD302L Field Programmable Microcontroller Peripherals(可編程邏輯,16K位SRAM,19個(gè)可編程I/O,通用PLD有16個(gè)輸入)
PSD303R Field Programmable Microcontroller Peripherals(可編程邏輯,無(wú)SRAM,19個(gè)可編程I/O,通用PLD有16個(gè)輸入)
PSD304RL Field Programmable Microcontroller Peripherals(可編程邏輯,無(wú)SRAM,19個(gè)可編程I/O,通用PLD有16個(gè)輸入)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PSD304R-12JI 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Field-Programmable Peripheral
PSD304R-12LI 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Field-Programmable Peripheral
PSD304R-12LM 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Field-Programmable Peripheral
PSD304R-12U 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Field-Programmable Peripheral
PSD304R-12UI 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Field-Programmable Peripheral