- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368149 > PSD403A1-12LI Field-Programmable Peripheral PDF資料下載
參數(shù)資料
| 型號： | PSD403A1-12LI |
| 英文描述： | Field-Programmable Peripheral |
| 中文描述： | 現(xiàn)場可編程外圍 |
| 文件頁數(shù)： | 11/123頁 |
| 文件大小： | 657K |
| 代理商： | PSD403A1-12LI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當(dāng)前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁
PSD4XX Famly
8
Pin Name
Pin Function
Type
Function Descriptions
ADIO0 – ADIO15
Address/data bus
I/O
1. Address/data bus, multiplexed
bus mode
2. Address bus, non-multiplexed
bus mode
RD
Multiple Names
1. Read
2. E
3. DS
4. LDS
I
Multiple functions
1. Read signal
2. E signal (Clock)
3. Data strobe signal
4. Low byte data strobe
WR
Multiple Names
1. WR
2. R/W
3. WRL
I
Multiple functions
1. Write signal
2. Read-write signal
3. Low byte write signal
CSI
Chip Select Input
I
Active low, select PSD4XX
standby mode if high.
RESET
Reset Input
I
Reset I/O ports, ZPLD/macrocells,
and Configuration Registers.
Active low.
CLKIN
Input clock
I
Clock input to ZPLD macrocells,
ZPLD Array and APD counter.
Connect to ground if Clock Input
not used.
PA0 – PA7
I/O Port A
I/O
Multiple functions
1. I/O port
2. ZPLD/macrocell I/O port
3. Latched address outputs
(PA0 – PA7)
→
(A0 – A7)
4. High address inputs (A16 – A23)
PB0 – PB7
I/O Port B
I/O
Multiple functions
1. I/O port
2. ZPLD/macrocell I/O port
3. Latched address outputs
(PB0–PB7)
→
(A0–A7) or (A8–A15)
PC0 – PC7
I/O Port C
I/O
Multiple functions
1. I/O port
2. ZPLD input port
*
3. Latched address outputs
(PC0 – PC7)
→
(A0–A7)
4. Data Port (D0 – D7,
non-multiplexed bus)
CMOS
or
OD
PD0 – PD7
I/O Port D
I/O
Multiple functions
1. I/O port
2. ZPLD input port
*
3. Latched address outputs
(PD0–PD7)
→
(A0–A7) or (A8–A15)
4. Data Port (D8–D15,
non-multiplexed bus)
CMOS
or
OD
8.0
Table 2.
PSD4XX Pin
Descriptions
The following table describes the pin names and pin functions of the PSD4XX. Pins that
have multiple names and/or functions are defined by user configuration.
*
Available only in PSD4XXA2 and ZPSD4XXA2 Series.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PSD403A1-12U | 60V 100kRad Hi-Rel Single N-Channel TID Hardened MOSFET in a SMD-2 package; Similar to IRHLNA77064 with Optional Total Dose Rating of 300kRads |
| PSD403A1-12UI | 30V 100kRad Hi-Rel Single N-Channel TID Hardened MOSFET in a TO-254AA package; Similar to IRHMB57Z60 with optional Total Dose Rating of 300kRads |
| PSD403A1-15J | 30V 100kRad Hi-Rel Single N-Channel TID Hardened MOSFET in a TO-254AA package; A IRHMB57Z60 with Standard Packaging |
| PSD403A1-15JI | Field-Programmable Peripheral |
| PSD403A1-15LI | Field-Programmable Peripheral |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PSD403A1-12U | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| PSD403A1-12UI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| PSD403A1-15J | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| PSD403A1-15JI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| PSD403A1-15LI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。