參數(shù)資料
型號(hào): S71PL032JA0BFW0F4
廠商: SPANSION LLC
元件分類: 存儲(chǔ)器
英文描述: SPECIALTY MEMORY CIRCUIT, PBGA56
封裝: 7 X 9 MM, 1.20 MM HEIGHT, LEAD FREE, FBGA-56
文件頁數(shù): 37/188頁
文件大?。?/td> 5078K
代理商: S71PL032JA0BFW0F4
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當(dāng)前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁
132
pSRAM Type 7
pSRAM_Type07_13_A0 May 4, 2004
Prelimin ary
AC Characteristics
Write Operation
Notes:
1. Maximum value is applicable if CE1# is kept at Low without any address change. If the relaxation is needed by system
operation, please contact local Spansion representative for the relaxation of 1s limitation.
2. Minimum value must be equal or greater than the sum of write pulse (tCW, tWP or tBW) and write recovery time (tWR).
3. Write pulse is defined from High to Low transition of CE1#, WE#, or LB#/UB#, whichever occurs last.
4. Applicable for byte mask only. Byte mask setup time is defined to the High to Low transition of CE1# or WE# whichever
occurs last.
5. Applicable for byte mask only. Byte mask hold time is defined from the Low to High transition of CE1# or WE# whichever
occurs first.
6. Write recovery is defined from Low to High transition of CE1#, WE#, or LB#/UB#, whichever occurs first.
7. tWPH minimum is absolute minimum value for device to detect High level. And it is defined at minimum VIH level.
8. If OE# is Low after minimum tOHCL, read cycle is initiated. In other words, OE# must be brought to High within 5ns after
CE1# is brought to Low. Once read cycle is initiated, new write pulse should be input after minimum tRC is met.
9. If OE# is Low after new address input, read cycle is initiated. In other word, OE# must be brought to High at the same time
or before new address valid. Once read cycle is initiated, new write pulse should be input after minimum tRC is met and data
bus is in High-Z.
Parameter
Symbol
16M
32M
64M
Unit
Notes
Min.
Max.
Min.
Max.
Min.
Max.
Write Cycle Time
tWC
70
1000
65
1000
65
1000
ns
1,2
Address Setup Time
tAS
0
0
0
ns
3
CE1# Write Pulse Width
tCW
45
40
40
ns
3
WE# Write Pulse Width
tWP
45
40
40
ns
3
LB#/UB# Write Pulse Width
tBW
45
40
40
ns
3
LB#/UB# Byte Mask Setup
Time
tBS
-5
–5
–5
ns
4
LB#/UB# Byte Mask Hold
Time
tBH
-5
–5
–5
ns
5
Write Recovery Time
tWR
0
0
0
ns
6
CE1# High Pulse Width
tCP
10
12
12
ns
WE# High Pulse Width
tWHP
7.5
1000
7.5
1000
7.5
1000
ns
7
LB#/UB# High Pulse Width
tBHP
10
1000
12
1000
12
1000
ns
Data Setup Time
tDS
15
12
12
ns
Data Hold Time
tDH
0
0
0
ns
OE# High to CE1# Low Setup
Time for Write
tOHCL
-5
–5
–5
ns
8
OE# High to Address Setup
Time for Write
tOES
0
0
0
ns
9
LB# and UB# Write Pulse
Overlap
tBWO
30
30
30
ns
相關(guān)PDF資料
PDF描述
S29JL032H60TAI023 2M X 16 FLASH 3V PROM, 60 ns, PDSO48
S29AL016D70BAI022 1M X 16 FLASH 3V PROM, 70 ns, PBGA48
S29AL016D70TAN013 1M X 16 FLASH 3V PROM, 70 ns, PDSO48
S29AL016D90BFN013 1M X 16 FLASH 3V PROM, 90 ns, PBGA48
SRL91-17UGR2-BB99 ROCKER SWITCH, SPDT, MOMENTARY, PANEL MOUNT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S71PL032JA0BFW0Z0 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032JA0BFW0Z2 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032JA0BFW0Z3 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032JA0BFW9Z0 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032JA0BFW9Z2 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs