- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8978 > SI5325B-C-GM (Silicon Laboratories Inc)IC UP-PROG CLK MULTIPLIER 36-QFN PDF資料下載
參數(shù)資料
| 型號： | SI5325B-C-GM |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 48/62頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC UP-PROG CLK MULTIPLIER 36-QFN |
| 標(biāo)準(zhǔn)包裝： | 490 |
| 系列： | DSPLL® |
| 類型： | 時鐘乘法器 |
| PLL： | 是 |
| 輸入： | 時鐘 |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 808MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 1.71 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 36-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 36-QFN（6x6） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當(dāng)前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁
Si5325
52
Rev. 0.5
5. Pin Descriptions: Si5325
Table 11. Si5325 Pin Descriptions
Pin #
Pin Name
I/O
Signal Level
Description
1RST
ILVCMOS
External Reset.
Active low input that performs external hardware reset of
device. Resets all internal logic to a known state and forces
the device registers to their default value. Clock outputs are
tristated during reset. The part must be programmed after a
reset or power-on to get a clock output. See Family Refer-
ence Manual for details.
This pin has a weak pull-up.
2, 7, 9, 14,
18, 30, 33
NC
No Connect.
This pin must be left unconnected for normal operation.
3
INT_C1B
O
LVCMOS
Interrupt/CKIN1 Invalid Indicator.
This pin functions as a device interrupt output or an alarm
output for CKIN1. If used as an interrupt output, INT_PIN
must be set to 1. The pin functions as a maskable interrupt
output with active polarity controlled by the INT_POL register
bit.
If used as an alarm output, the pin functions as a LOS (and
optionally FOS) alarm indicator for CKIN1. Set
CK1_BAD_PIN = 1 and INT_PIN =0.
0 = CKIN1 present.
1 = LOS (FOS) on CKIN1.
The active polarity is controlled by CK_BAD_POL. If no func-
tion is selected, the pin tristates.
Note: Internal register names are indicated by underlined italics, e.g., INT_PIN. See Si5325 Register Map.
1
2
3
29
30
31
32
33
34
35
36
20
21
22
23
24
25
26
27
10 11 12 13 14 15 16 17
4
5
6
7
8
NC
RST
C2B
INT_C1B
GND
VDD
GND
VD
D
VD
D
CL
KI
N2
+
CL
K
IN2
–
NC
VD
D
CLKI
N1+
CL
K
IN1
–
CS_CA
SCL
SDA_SDO
A1
A2_SS
SDI
CL
KO
U
T
1
–
NC
GND
VD
D
NC
CKO
U
T
2
–
CKO
U
T
2
+
CM
ODE
GND
Pad
A0
GND
9
18
19
28
NC
GND
CL
K
O
UT1+
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-J03-MZ-F2 | CONVERTER MOD DC/DC 24V 25W |
| VE-J03-MZ-F1 | CONVERTER MOD DC/DC 24V 25W |
| 208488-1 | CONN PLUG CMC 16POS STD SER 1 |
| 208714-1 | CONN PLUG CMC 7POS STD SER 1 |
| ICS844004AK-104LFT | IC SYNTHESIZER LVDS 32-VFQFPN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5325B-C-GMR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 mP-Program Precision Clk Multiplier 2/2 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| Si5325C-B-GM | 功能描述:鎖相環(huán) - PLL uP-PROGRAMMABE CLK MULT 10 MHZ-346 MHZ RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| SI5325C-B-GMR | 制造商:Silicon Laboratories Inc 功能描述: |
| Si5325C-C-GM | 功能描述:鎖相環(huán) - PLL uP-PROGRAMMABE CLK MULT 10 MHZ-346 MHZ RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| SI5325C-C-GMR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 mP-Program Precision Clk Multiplier 2/2 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。