- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383838 > ST20GP1 MAX 7000 CPLD 256 MC 208-PQFP PDF資料下載
參數(shù)資料
| 型號： | ST20GP1 |
| 英文描述： | MAX 7000 CPLD 256 MC 208-PQFP |
| 中文描述： | GPS處理器 |
| 文件頁數(shù)： | 65/116頁 |
| 文件大小： | 1107K |
| 代理商： | ST20GP1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁當(dāng)前第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
ST20-GP1
65/116
SysRatio
The
SysRatio
register is a read only register and gives the speed at which the system PLL is running.
It contains the relevant PLL multiply ratio when using the PLL, or contains the value ‘1’ when in
TimesOneMode
for the PLL.
Table 10.9
SysRatio
register format
WdEnable
Setting the
WdEnable
register enables the low power alarm counter to be used as a watchdog
timer.
Table 10.10
WdEnable
register format
WdFlag
This register can be used to determine if the device was reset by the
notRST
input or by a
watchdog time-out.
Note that this bit is not reset by the
CPUReset
input.
Table 10.11
WdFlag
register format
10.4 Clocking sources
The low power timer and alarm must be clocked at all times by one of the following clocking sources:
External clock input (
LPClockIn
) — this clock must not be more than one eighth of the sys-
tem clock rate. In this case the
LPClockOsc
pin should not be connected on the board.
Watch crystal, as in Figure 10.1.
SysRatio
LPC base address + #500
Read
Bit
Bit field
Function
5:0
SysRatio
PLL speed, as follows:
SysRatio PLL
1
2
4
6
x1
x1
x2
x3
TimesOneMode
16.368 MHz
32.736 MHz
RESERVED
WdEnable
LPC base address + #510
Read/Write
Bit
Bit field
Function
0
WdEnable
Determines whether the low power alarm is set to operate as an alarm or as a
watchdog timer.
0
alarm
1
watchdog
WdFlag
LPC base address + #514
Read
Bit
Bit field
Function
0
WdFlag
Watchdog timer flag.
0
set to 0 by an external
notRST
1
set to 1 when the watchdog counter is #1 and the
WdEnable
register is 1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ST20GP6 | MAX 7000 CPLD 256 MC 208-RQFP |
| ST25C02AB1 | IC FLEX 6000 FPGA 16K 144-TQFP |
| ST25C02AB6 | Stratix FPGA 25K FBGA-672 |
| ST25C02AM1 | IC ACEX 1K FPGA 100K 208-PQFP |
| ST25C02AM6 | Cyclone II FPGA 20K FBGA-256 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST20-GP1 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:GPS PROCESSOR |
| ST20GP1X33S | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:GPS PROCESSOR |
| ST20GP6 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GPS PROCESSOR |
| ST20-GP6 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:GPS PROCESSOR |
| ST20GP6CT33S | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:GPS PROCESSOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。