- 您現在的位置：買賣IC網 > PDF目錄98147 > ST92195C4B1/XXX (STMICROELECTRONICS) 16-BIT, OTPROM, 24 MHz, MICROCONTROLLER, PDIP56 PDF資料下載
參數資料
| 型號： | ST92195C4B1/XXX |
| 廠商： | STMICROELECTRONICS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, OTPROM, 24 MHz, MICROCONTROLLER, PDIP56 |
| 封裝： | 0.600 INCH, PLASTIC, DIP-56 |
| 文件頁數： | 237/250頁 |
| 文件大?。?/td> | 3010K |
| 代理商： | ST92195C4B1/XXX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁當前第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁
87/249
ST92195 ST92T195 ST92E195 - TELETEXT DISPLAY STORAGE RAM INTERFACE
TDSRAM (Cont’d)
7.3.2 Functional Description
The Teletext Data Storage RAM Interface (TRI)
manages the data flows between the different sub-
units (display, acquisition, 40-byte buffer, CPU in-
terface) and the internal RAM. A specific set of
buses (8 bit data TRIDbus, 13 bit address TRIA-
bus) is dedicated to these data flows.
As this TDSRAM interface has to manage TV ori-
ented real time signals (On-Screen-Display, Tele-
text slicing storage):
– Its timing generator uses the same frequency
generator as for the Display (Pixel frequency
multiplier),
– Its controller is hardware synchronized to the ba-
sic horizontal and vertical sync signals got
through the CSYNC Controller,
– Its architecture gives priority to the TV real time
constraints: whenever there is any access con-
tention between the CPU (only in case of direct
CPU access) and one of the hardware units, the
CPU automatically enters a "wait" configuration
until its request is serviced.
7.3.2.1 TV Line Timesharing
During a TV line, to maintain maximum perform-
ance, a continuous cycle is run repetitively. This
cycle is divided in 8 sub-cycles called "slots".
This 8-slot cycle is repeated continuously until the
next TV line-start occurs (horizontal sync pulse de-
tected). When a horizontal sync pulse is detected,
the running slot is completed and the current cycle
is broken.
The following naming convention is used: "ACQ"
stands for Acquisition storage slot, "CPU" stands
for direct CPU access slot, "DIS" stands for Dis-
play reading slot, "MBT" stands for multi-byte
transfer. Each slot represents a single byte ex-
change (read or write) between the TDSRAM
memory and the other units:
Acquisition Storage (ACQ). 1 byte issued from
the Teletext Acquisition unit written to the TD-
SRAM, the address is defined by the acquisition
address generator.
Display Reading (DIS). 1 byte is read from the
TDSRAM and sent to the display unit, the address
being defined by the display address generator.
Multi-Byte Transfer (MBT). 1 byte of the 40 bytes
Buffer is exchanged (read or written) between the
40-byte Buffer and the TDSRAM, the address be-
ing defined by the 40-byte buffer address genera-
tor.
CPU Access (CPU). 1 byte is exchanged (read or
written) between the TDSRAM and the CPU, the
address being defined by the CPU address bus.
7.3.2.2 TV Field Timesharing
The choice between Acquisition and Display cy-
cles is done automatically on a TV line basis.
The complete TV field start (VBI) is affected to Ac-
quisition cycles up to end of line 24. The rest of the
TV field is affected to Display cycles up to the next
field (next vertical sync pulse).
相關PDF資料 |
PDF描述 |
|---|---|
| ST9291N3 | 16-BIT, MROM, 12 MHz, MICROCONTROLLER, PDIP56 |
| ST9291N6 | 16-BIT, MROM, 12 MHz, MICROCONTROLLER, PDIP56 |
| ST92E141K4D1 | 16-BIT, UVPROM, 25 MHz, MICROCONTROLLER, CDIP32 |
| ST92F120JV1T | 16-BIT, FLASH, 24 MHz, MICROCONTROLLER, PQFP64 |
| ST92F120V6T | 16-BIT, FLASH, 24 MHz, MICROCONTROLLER, PQFP64 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ST92195C4T1 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:48-96 Kbyte ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER |
| ST92195C5 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:48-96 Kbyte ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER |
| ST92195C5B1 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:48-96 Kbyte ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER |
| ST92195C5T1 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:48-96 Kbyte ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER |
| ST92195C6 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:48-96 Kbyte ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER |
發(fā)布緊急采購，3分鐘左右您將得到回復。