viii
5–2 Serial Communication Timing
5–7
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–3 FFT—ADC Channel (–3 dB Input)
5–8
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–4 FFT—ADC Channel (–1 dB Input)
5–8
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–5 FFT—ADC Channel (–3 dB Input)
5–8
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–6 FFT—DAC Channel (–3 dB Input)
5–9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–7 FFT—DAC Channel (0 dB Input)
5–9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–8 FFT—DAC Channel (–3 dB Input)
5–9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–9 FFT—DAC Channel (0 dB Input)
5–10
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–10 FFT—ADC Channel (–1 dB Input)
5–10
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–11 ADC FIR Frequency Response
5–11
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–12 ADC IIR Frequency Response
5–11
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–13 DAC IIR Frequency Response (OSR = 512)
5–11
. . . . . . . . . . . . . . . . . . . . . . . . .
5–14 DAC IIR Frequency Response (OSR = 256)
5–11
. . . . . . . . . . . . . . . . . . . . . . . . .
5–15 DAC IIR Frequency Response (OSR = 128)
5–12
. . . . . . . . . . . . . . . . . . . . . . . . .
5–16 DAC FIR Frequency Response (OSR = 512)
5–12
. . . . . . . . . . . . . . . . . . . . . . . .
5–17 DAC FIR Frequency Response (OSR = 256)
5–12
. . . . . . . . . . . . . . . . . . . . . . . .
5–18 DAC FIR Frequency Response (OSR = 128)
5–12
. . . . . . . . . . . . . . . . . . . . . . . .
5–19 Single-Ended Microphone Input (Internal Common Mode)
5–13
. . . . . . . . . . . . .
5–20 Pseudo-Differential Microphone Input (External Common Mode)
5–14
. . . . . . .
List of Tables
Table
Title
Page
3–1 Analog Output Load Resistance
3–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–2 SMARTDM Device Addresses
3–9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–3 Serial Interface Configurations
3–11
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–4 Register Map
3–16
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–5 Register Addresses
3–16
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–1 Control Register 1 Bit Summary
4–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–2 Control Register 2 Bit Summary
4–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–3 Control Register 3 Bit Summary
4–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–4 Control Register 4 Bit Summary
4–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–5 Control Register 5A Bit Summary
4–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–6 A/D PGA Gain
4–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–7 Control Register 5B Bit Summary
4–5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–8 D/A PGA Gain
4–5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–9 Digital Sidetone Gain
4–7
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–10 Input Buffer Gain
4–7
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–11 Control Register 6 Bit Summary
4–8
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .