- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385939 > TMP90CM36 (Toshiba Corporation) High Speed Advanced CMOS 8-bit Microcontroller,Integrating RAM，ROM，General Serial Interface,Multifuction Timer/Event Counter，Signal Selector Circuit,PWM Output(高速、先進(jìn)的 CMOS 8位微控制器（芯片集成了ROM，RAM，通用串行接口，多功能定時(shí)器/事件計(jì)數(shù)器,信號(hào)選擇電路，PWM輸出）) PDF資料下載
參數(shù)資料
| 型號(hào)： | TMP90CM36 |
| 廠商： | Toshiba Corporation |
| 元件分類： | 通用總線功能 |
| 英文描述： | High Speed Advanced CMOS 8-bit Microcontroller,Integrating RAM，ROM，General Serial Interface,Multifuction Timer/Event Counter，Signal Selector Circuit,PWM Output(高速、先進(jìn)的 CMOS 8位微控制器（芯片集成了ROM，RAM，通用串行接口，多功能定時(shí)器/事件計(jì)數(shù)器,信號(hào)選擇電路，PWM輸出）) |
| 中文描述： | 采用先進(jìn)的CMOS高速8位微控制器，集成內(nèi)存，光盤，通用串行接口，Multifuction定時(shí)器/事件計(jì)數(shù)器，信號(hào)選擇器電路，PWM輸出（高速，先進(jìn)的的CMOS 8位微控制器（芯片集成了ROM和RAM內(nèi)存，通用串行接口，多功能定時(shí)器/事件計(jì)數(shù)器，信號(hào)選擇電路，脈寬調(diào)制輸出）） |
| 文件頁數(shù)： | 89/194頁 |
| 文件大?。?/td> | 7013K |
| 代理商： | TMP90CM36 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁當(dāng)前第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
TOSHIBA CORPORATION
89
TMP90CM36
Capture input control circuit
This circuit controls the timing to latch the value of up-
counter UC16 into CAP1 and CAP2. The latch timing
of capture register is controlled by register T4MOD
<CAPM1,0>.
When T4MOD <CAPM1, 0> = 00
Capture function is disabled. Disable is the default on
reset.
When T4MOD <CAPM1, 0> = 01
Data is loaded to CAP1 at the rise edge of TI4 pin
(commonly used as P53/INT1) input, while data is
loaded to CAP2 at the rise edge of TI5 pin (commonly
used as P57/INT2) input. (Time difference measure-
ment)
When T4MOD <CAPM1, 0> = 10
Data is loaded to CAP1 at the rise edge of TI4 pin
input, while to CAP2 at the fall edge. Only in this set-
ting, interrupt INT1 occurs at fall edge. (Pulse width
measurement)
When T4MOD <CAP1, 0> = 11
Data is loaded to CAP1 at the rise edge of timer flipflop
TFF1, while to CAP2 at the fall edge. (Frequency mea-
surement)
Besides, the value of up-counter can be loaded to
capture registers by software. Whenever “0” is written
in T4MOD <CAPIN>, the current value of up-counter
will be loaded to capture register CAP1. It is necessary
to keep the prescaler in RUN mode (TRUN <PRRUN>
to be “1”).
Comparators (CP4, CP5)
These are 16-bit comparators which compare the up-
counter UC16 value with the set value of TREG4 or
TREG5 to detect the match. When a match is
detected, the comparators generate an interrupt
INTT4 and INTT5, respectively. The up-counter UC16
is cleared only when UC16 matches TREG5. (The
clearing of up-counter UC16 can be disabled by set-
ting T4MOD <CLE> = 0.)
Timer flipflop (TFF4)
This flipflop is inverted by the match detect signal from
the comparators (CP4 and CP5) and the latch signals
to the capture registers (CAP1 and CAP2). Disable/
enable of inversion can be set for each element by
T4FFCR <CAP2T4, CAP1T4, EQ5T4, EQ4T4>. TFF4
will be inverted when “00” is written in T4FFCR
<TFF4C1,0>. Also, it is set to “1” when “10” is written,
and cleared to “0” when “10” is written. The value of
TFF4 can be output to the timer output pin TO4 (com-
monly used as P51).
Timer flipflop (TFF5)
This flipflop is inverted by the match detect signal from
the comparator CP5 and the latch signal to the cap-
ture register CAP2. TFF5 will be inverted when “00” is
written in T4FFCR <TFF5C1,0>. Also, it is set to “1”
when “10” is written, and cleared to “0” when “10” is
written. The value of TFF5 can be output to the timer
output pin TO5 (commonly used as P52).
(1)
16-bit Timer Mode
In this example, the interval time is set in the timer reg-
ister TREG5 to generate the interrupt INTT5.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMP90CM38 | High Speed Advanced CMOS 8-bit Microcontroller,Integrating 8-Bit A/D,D/A Converter,RAM，ROM，General Serial Interface,Multifuction Timer/Event Counter，Signal Selector Circuit,PWM Output(高速、先進(jìn)的 CMOS 8位微控制器（芯片集成了8位A/D，D/A轉(zhuǎn)換器,ROM，RAM，通用串行接口，多功能定時(shí)器/事件計(jì)數(shù)器,信號(hào)選擇電路，PWM輸出）) |
| TMP90CM40 | High Speed Advanced CMOS 8-bit Microcontroller,Integrating 8-Bit CUP,A/D Converter,RAM，ROM，General Serial Interface,Multifuction Timer/Event Counter(高速、先進(jìn)的 CMOS 8位微控制器（芯片集成了8位CPU,A/D，轉(zhuǎn)換器,ROM，RAM，通用串行接口，多功能定時(shí)器/事件計(jì)數(shù)器）) |
| TMP90P800 | A System Evaluation LSI With One-Time PROM(8192 x 8-Bit),RAM(256 x 8-Bit)(系統(tǒng)評(píng)估大規(guī)模集成電路（帶一次可編程ROM(8192 x 8位),RAM(256 x 8位)) |
| TMP90P802 | A System Evaluation LSI With 8-Bit CPU,One-Time PROM(8192 x 8-Bit),RAM(256 x 8-Bit)(系統(tǒng)評(píng)估大規(guī)模集成電路（集成8位CPU，一次可編程ROM(8192 x 8位),RAM(256 x 8位)) |
| TMP90PH02 | A System Evaluation LSI With 8-Bit CPU,One-Time PROM(16384 x 8-Bit),RAM(512 x 8-Bit)(系統(tǒng)評(píng)估大規(guī)模集成電路（集成8位CPU，一次可編程ROM(16384 x 8位),RAM(512 x 8位)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMP90CM36F | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
| TMP90CM36T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
| TMP90CM37F | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
| TMP90CM37T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
| TMP90CM38F | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。