- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373713 > TS68230CFN10 (意法半導體) HMOS PARALLEL INTERFACE/TIMER PDF資料下載
參數(shù)資料
| 型號： | TS68230CFN10 |
| 廠商： | 意法半導體 |
| 英文描述： | HMOS PARALLEL INTERFACE/TIMER |
| 中文描述： | HMO的并行接口/定時器 |
| 文件頁數(shù)： | 56/61頁 |
| 文件大?。?/td> | 2911K |
| 代理商： | TS68230CFN10 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁當前第56頁第57頁第58頁第59頁第60頁第61頁
6.6. AC ELECTRICAL SPECIFICATIONS
(V
CC
= 5.0Vdc
±
5%, V
SS
= 0Vdc, T
A
= T
L
to T
H
unless otherwise noted)
Iack Timings
(figure 6.6)
8MHz
Min.
0
10MHz
Min.
0
Number
Parameter
Max.
Max.
Unit
8
9
CS or PIACK or TIACK High to Data Out Invalid (hold time)
CS or PIACK or TIACK High to D0-D7 High Impedance
CS or PIACK or TIACK High to DTACK High
CS or PIACK or TIACK High to DTACK High Impedance
CLK Low to Data Output Valid, Interrupt Acknowledge Cycle
PIACK or TIACK Low to CLK Low (setup time)
CLK
Low
to
DTACK
Low
Interrupt
Acknowledge
Cycle
(delay
time)
ns
ns
ns
ns
ns
ns
ns
50
50
100
120
45
45
55
100
10
11
29
31
34
50
40
100
100
Figure 6.6 :
IACK Timing Diagram.
Notes :
1. This specification assures recognition of the asserted edge of H1(H3).
TS68230
56/61
相關PDF資料 |
PDF描述 |
|---|---|
| TS68230FN | HMOS PARALLEL INTERFACE/TIMER |
| TS68230 | HMOS PARALLEL INTERFACE/TIMER |
| TS68230CP10 | HMOS PARALLEL INTERFACE/TIMER |
| TS68230CP8 | HMOS PARALLEL INTERFACE/TIMER |
| TS68230P | HMOS PARALLEL INTERFACE/TIMER |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| TS68230CFN8 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:HMOS PARALLEL INTERFACE/TIMER |
| TS68230CP10 | 制造商:STME 功能描述: |
| TS68230CP8 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:HMOS PARALLEL INTERFACE/TIMER |
| TS68230FN | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:HMOS PARALLEL INTERFACE/TIMER |
| TS68230MC1B/C10 | 制造商:e2v technologies 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。