- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379496 > UPD44164185F5-E40-EQ1 (NEC Corp.) 18M-BIT DDRII SRAM SEPARATE I/O 2-WORD BURST OPERATION PDF資料下載
參數(shù)資料
| 型號： | UPD44164185F5-E40-EQ1 |
| 廠商： | NEC Corp. |
| 英文描述： | 18M-BIT DDRII SRAM SEPARATE I/O 2-WORD BURST OPERATION |
| 中文描述： | 1800萬位條DDRII SRAM的分離I / O 2字爆發(fā)運(yùn)作 |
| 文件頁數(shù)： | 10/32頁 |
| 文件大?。?/td> | 375K |
| 代理商： | UPD44164185F5-E40-EQ1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
10
Data Sheet M15823EJ7V
1
DS
μ
PD44164085, 44164185, 44164365
Bus Cycle State Diagram
READ DOUBLE
Count = Count + 2
WRITE DOUBLE
Count = Count + 2
Power UP
Write
NOP
Supply voltage provided
LOAD NEW
ADDRESS
Count = 0
NOP
Load, Count = 2
Read
Load, Count = 2
Load
NOP,
Count = 2
NOP,
Count = 2
Remark
State machine control timing sequence is controlled by K.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD44164365F5-E50-EQ1 | 18M-BIT DDRII SRAM SEPARATE I/O 2-WORD BURST OPERATION |
| UPD44165082F5-E60-EQ1 | 18M-BIT QDRII SRAM 2-WORD BURST OPERATION |
| UPD44165082F5-E50-EQ1 | 18M-BIT QDRII SRAM 2-WORD BURST OPERATION |
| UPD44165082 | 18M-BIT QDRII SRAM 2-WORD BURST OPERATION |
| UPD44165182F5-E60-EQ1 | 18M-BIT QDRII SRAM 2-WORD BURST OPERATION |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD44164362F5-E60-EQ1ES | 制造商:NEC Electronics Corporation 功能描述: |
| UPD44165092BF5-E40-EQ3-A | 制造商:Renesas Electronics Corporation 功能描述:2MX9, 2BURST, 250 MHZ QDRII SRAM - Trays |
| UPD44165094BF5-E40-EQ3-A | 制造商:Renesas Electronics Corporation 功能描述:SRAM Chip Sync Dual 1.8V 18M-Bit 2M x 9-Bit 0.45ns 165-Pin BGA |
| UPD44165362BF5-E40-EQ3 | 制造商:Renesas Electronics Corporation 功能描述:UPD44165362BF5-E40-EQ3 - Trays |
| UPD44165362BF5-E40-EQ3-A | 制造商:Renesas Electronics Corporation 功能描述:SRAM Chip Sync Dual 1.8V 18M-Bit 512K x 36 0.45ns 165-Pin BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。