- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376428 > UPD4991A (NEC Corp.) 4-BIT PARALLEL I/O CALENDAR CLOCK PDF資料下載
參數(shù)資料
| 型號： | UPD4991A |
| 廠商： | NEC Corp. |
| 英文描述： | 4-BIT PARALLEL I/O CALENDAR CLOCK |
| 中文描述： | 4位并行I / O日歷鐘 |
| 文件頁數(shù)： | 23/32頁 |
| 文件大?。?/td> | 133K |
| 代理商： | UPD4991A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
μ
PD4991A
23
BUSY output
The BUSY signal can be output to the TP
1
and TP
2
pins.
When output of the BUSY signal is specified, only the BUSY signal is output to the TP
1
and TP
2
pins.
The contents of the CONTROL REGISTER 2 are not affected, however.
Fig. 8 BUSY Output Waveform
Fig. 9 shows an example of an application using TP
2
.
Fig. 9 TP
2
Output Status
1 pulse
REPEAT
Output status
ENABLE
TP
2
30.5 s
RESET & RUN
T
T
t
1
t
2
T
T
30.5 s
μ
Interval
CLK STOP
RUN
RESET & RUN
Interval
CLK STOP
RUN
RESET
RESET
30.5 s
t
1
+ t
2
= T
T
TP
2
flag ON
Note
When the output status is disabled, the signal goes “H” regardless of the status of TP
2
.
BUSY
BUSY signal
1st digit carry
1st digit carry
457.7 s
BUSY flag
OFF
BUSY flag
ON
BUSY flag
ON
TP
1
or TP
2
Output DISABLE SET
30.5 s
μ
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD4991ACX | 4-BIT PARALLEL I/O CALENDAR CLOCK |
| UPD6125ACA | 4-BIT SINGLE CHIP MICROCONTROLLER FOR REMOTE CONTROL TRANSMISSION |
| UPD6126A | 4-BIT SINGLE CHIP MICROCONTROLLER FOR REMOTE CONTROL TRANSMISSION |
| UPD6126AG | 4-BIT SINGLE CHIP MICROCONTROLLER FOR REMOTE CONTROL TRANSMISSION |
| UPD6125A | 4-BIT SINGLE CHIP MICROCONTROLLER FOR REMOTE CONTROL TRANSMISSION |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD4991ACX-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD4992CX-A | 制造商:Renesas Electronics 功能描述:Cut Tape |
| UPD50256CP15 | 制造商:HIT 功能描述:50256 HITACHI'86 SMT N9F8A |
| UPD50256CP-15 | 制造商:HIT 功能描述:50256 HITACHI'86 SMT N9F8A |
| UPD50HC-033 | 制造商:SII 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。