參數(shù)資料
型號： UPD70F3454GC-8EA-A
廠商： Renesas Electronics America
文件頁數(shù)： 90/352頁
文件大小： 0K
描述： MCU 32BIT 256KB FLASH 100LQFP
標(biāo)準(zhǔn)包裝： 400
系列： V850E/Ix3
核心處理器： V850ES
芯體尺寸： 32-位
速度： 64MHz
連通性： CSI，EBI/EMI，I²C，UART/USART
外圍設(shè)備： DMA，LVD，PWM，WDT
輸入/輸出數(shù)： 56
程序存儲器容量： 256KB（256K x 8）
程序存儲器類型： 閃存
RAM 容量： 12K x 8
電壓 - 電源 (Vcc/Vdd)： 3.5 V ~ 5.5 V
數(shù)據(jù)轉(zhuǎn)換器： A/D 10x12b，8x10b
振蕩器型： 外部
工作溫度： -40°C ~ 85°C
封裝/外殼： 100-LQFP
包裝： 托盤
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當(dāng)前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁
User’s Manual U18279EJ3V0UD
16
19.3.1
DMA source address registers 0 to 3 (DSA0 to DSA3)..............................................................961
19.3.2
DMA destination address registers 0 to 3 (DDA0 to DDA3).......................................................963
19.3.3
DMA transfer count registers 0 to 3 (DBC0 to DBC3)................................................................965
19.3.4
DMA addressing control registers 0 to 3 (DADC0 to DADC3) ...................................................966
19.3.5
DMA channel control registers 0 to 3 (DCHC0 to DCHC3)........................................................967
19.3.6
DMA trigger factor registers 0 to 3 (DTFR0 to DTFR3) .............................................................969
19.4
Transfer Modes....................................................................................................................... 973
19.4.1
Single transfer mode .................................................................................................................973
19.4.2
Single-step transfer mode..........................................................................................................975
19.4.3
Block transfer mode...................................................................................................................976
19.5
Transfer Types........................................................................................................................ 977
19.5.1
2-cycle transfer ..........................................................................................................................977
19.6
Transfer Target ....................................................................................................................... 977
19.6.1
Transfer type and transfer target ...............................................................................................977
19.7
DMA Channel Priorities ......................................................................................................... 977
19.8
Next Address Setting Function............................................................................................. 978
19.9
DMA Transfer Start Factors .................................................................................................. 979
19.10 Forcible Termination.............................................................................................................. 980
19.11 Times Related to DMA Transfer............................................................................................ 981
19.12 Cautions .................................................................................................................................. 981
19.13 DMA Transfer End .................................................................................................................. 982
CHAPTER 20 INTERRUPT/EXCEPTION PROCESSING FUNCTION............................................... 983
20.1
Features .................................................................................................................................. 983
20.2
Non-Maskable Interrupts ....................................................................................................... 988
20.2.1
Operation...................................................................................................................................989
20.2.2
Restore ......................................................................................................................................991
20.2.3
Non-maskable interrupt status flag (NP)....................................................................................992
20.3
Maskable Interrupts ............................................................................................................... 993
20.3.1
Operation...................................................................................................................................993
20.3.2
Restore ......................................................................................................................................995
20.3.3
Priorities of maskable interrupts ................................................................................................996
20.3.4
Interrupt control registers (xxICn) ............................................................................................1000
20.3.5
Interrupt mask registers 0 to 5 (IMR0 to IMR5)........................................................................1005
20.3.6
In-service priority register (ISPR).............................................................................................1008
20.3.7
Maskable interrupt status flag (ID) ...........................................................................................1009
20.4
External Interrupt Request Input Pins (INTP00 to INTP18, INTADT0, INTADT1) ........... 1010
20.4.1
Noise elimination .....................................................................................................................1010
20.4.2
Edge detection.........................................................................................................................1010
20.5
Software Exception .............................................................................................................. 1015
20.5.1
Operation.................................................................................................................................1015
20.5.2
Restore ....................................................................................................................................1016
20.5.3
Exception status flag (EP) .......................................................................................................1017
20.6
Exception Trap ..................................................................................................................... 1017
20.6.1
Illegal opcode definition ...........................................................................................................1017
20.6.2
Debug trap...............................................................................................................................1019
20.7
Multiple Interrupt Servicing Control................................................................................... 1021
20.8
Interrupt Response Time of CPU........................................................................................ 1023
相關(guān)PDF資料
PDF描述
VE-21X-CV-B1 CONVERTER MOD DC/DC 5.2V 150W
VI-21X-CV-B1 CONVERTER MOD DC/DC 5.2V 150W
UPD70F3451GC-UBT-A MCU 32BIT 128KB FLASH 80LQFP
VE-210-CV-B1 CONVERTER MOD DC/DC 5V 150W
VI-210-CV-B1 CONVERTER MOD DC/DC 5V 150W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UPD70F3454GF(R)-GAS-AX 制造商:Renesas Electronics Corporation 功能描述:V850/IG3 MCU, 256KB FLASH, 12KB RAM, 100-LQFP - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 32BIT 256KB FLASH 100LQFP
UPD70F3454GF(S)-GAS-AX 制造商:Renesas Electronics Corporation 功能描述:MCU,32bit,256K FL,12K RAM,V850E/IG3
UPD70F3454GF-GAS-AX 功能描述:MCU 32BIT 256KB FLASH 100LQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:V850E/Ix3 標(biāo)準(zhǔn)包裝:250 系列:80C 核心處理器:8051 芯體尺寸:8-位 速度:16MHz 連通性:EBI/EMI，I²C，UART/USART 外圍設(shè)備:POR，PWM，WDT 輸入/輸出數(shù):40 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4.5 V ~ 5.5 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:68-LCC（J 形引線） 包裝:帶卷 (TR)
UPD70F3564GDA1-FAD-AX 制造商:Renesas Electronics Corporation 功能描述:32 BIT GENERAL-PURPOSE MCU - Tape and Reel
UPD70F3570GBA2-GAH-AX 制造商:Renesas Electronics Corporation 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*