- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379503 > UPD77213GJ-xxx-8EN (NEC Corp.) 16-BIT FIXED-POINT DIGITAL SIGNAL PROCESSOR PDF資料下載
參數(shù)資料
| 型號： | UPD77213GJ-xxx-8EN |
| 廠商： | NEC Corp. |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 16-BIT FIXED-POINT DIGITAL SIGNAL PROCESSOR |
| 中文描述： | 16位定點數(shù)字信號處理器 |
| 文件頁數(shù)： | 47/74頁 |
| 文件大?。?/td> | 467K |
| 代理商： | UPD77213GJ-XXX-8EN |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁
Data Sheet U15203EJ3V0DS
47
μ
PD77210, 77213
DC Characteristics (Unless otherwise specified, T
A
=
20 to + 70
°
C, with IV
DD
and EV
DD
within recommended
operating condition range)
Parameter
Symbol
Condition
MIN.
TYP.
MAX.
Unit
High level input voltage
V
IHN
Pins other than below
0.7 EV
DD
EV
DD
V
V
IHC
CLKIN
0.7 EV
DD
EV
DD
V
V
IHS
RESET, P0 to P15, TSCK,
TSIEN,TSOEN, ASCK, ASIEN,
ASOEN
0.8 EV
DD
EV
DD
V
Low level input voltage
V
ILN
Pins other than below
0
0.2 EV
DD
V
V
ILC
CLKIN
0
0.2 EV
DD
V
V
ILS
RESET, P0 to P15, TSCK,
TSIEN,TSOEN, ASCK, ASIEN,
ASOEN
0
0.2 EV
DD
V
High level output voltage
V
OH
I
OH
=
100
μ
A
0.8 EV
DD
V
Low level output voltage
V
OL
I
OL
= 2.0 mA
0.2 EV
DD
V
High level input leakage
current
I
LHN
V
I
= EV
DD
0
10
μ
A
Low level input leakage
current
I
LLN
V
I
= 0 V
10
0
μ
A
High impedance leakage
current
I
LZ
0 V
≤
V
I
≤
EV
DD
0
10
μ
A
Pull-up pin current
I
PUI
TDI, TMS, 0 V
≤
V
I
≤
EV
DD
20
70
200
μ
A
Pull-down pin current
I
PDI
TRST, 0 V
≤
V
I
≤
EV
DD
20
70
200
μ
A
I
DD
During operating,
fclk = 100 MHz,
PLL multiple rate x10
35
Note 1
70
Note 2
mA
I
DDH
In halt mode,
fclk = 100 MHz,
PLL multiple rate x 10,
division rate 1/1
20
Note 3
mA
Internal supply current
[fclkin = 10 MHz,
IV
DD
=
1.5 V,
V
IHN
= V
IHC
= V
IHS
= EV
DD
,
V
IL
= 0 V, no load,
T
A
=
25
°
C]
I
DDS
In stop mode
Note 4
,
μ
PD77210
240
μ
A
fclk = 0 Hz,
PLL stop
μ
PD77213
120
Notes 1.
The value is when MAC with Dual Load instruction 50% + nop instruction 50% are executed. It is
roughly estimated at 0.35 mA/MHz.
2.
The value is when a special program that brings about frequent switching inside the device is
executed.
It is roughly estimated at 0.7 mA/MHz.
3.
The value is when the division rate is 1/1. It is roughly estimated at 0.2 mA/MHz + I
DDS
using the
divided clock.
4.
The value in stop mode is the value when PLL is stopped.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD7759 | ADPCM SPEECH SYNTHESIZER LSIs |
| UPD7759C | ADPCM SPEECH SYNTHESIZER LSIs |
| UPD7759GC-3BH | ADPCM SPEECH SYNTHESIZER LSIs |
| UPD77C20A | Digital Signal Processors |
| UPD77015GC-9EU | 16-Bit Digital Signal Processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD7759C | 制造商: 功能描述: 制造商:undefined 功能描述: 制造商:Panasonic Industrial Company 功能描述:IC |
| UPD780023AGB-G43-8EU-X3-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD780023AGB-G44-8EU-E3-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD780023AGC-107-8BS-A | 制造商:Renesas Electronics Corporation 功能描述:NECUPD780023AGC-107-8BS-A MASK ROM DEVIC |
| UPD780023AGK-C74-9ET-A | 制造商:Renesas Electronics Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。