Publication Release Date: March 24, 2008 -3- Revision 1.44 5.1 LPC Interface SYMBOL PIN I/O DESCRIPTION CLKIN 19 IN t S" />
參數(shù)資料
型號: W83627UHG
廠商: Nuvoton Technology Corporation of America
文件頁數(shù): 90/240頁
文件大小: 0K
描述: IC I/O CONTROLLER 128-QFP
標(biāo)準(zhǔn)包裝: 66
應(yīng)用: PC,PDA
接口: LPC
電源電壓: 3.3V,5V
封裝/外殼: 128-XFQFN
供應(yīng)商設(shè)備封裝: 128-QFP(14x20)
包裝: 管件
安裝類型: 表面貼裝
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當(dāng)前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁
W83627UHG
Publication Release Date: March 24, 2008
-3-
Revision 1.44
5.1
LPC Interface
SYMBOL
PIN
I/O
DESCRIPTION
CLKIN
19
IN
t
System clock input, either 24MHz or 48MHz. The actual
frequency must be specified in register. The default value is
48MHz.
PME#
86
OD
12
Generated PME event.
PCICLK
21
IN
tsp3
PCI-clock 33-MHz input.
LDRQ#
22
O
12p3
Encoded DMA Request signal.
SERIRQ
23
I/O12tp3
Serialized IRQ input / output.
LAD[3:0]
24-
27
I/O12tp3
These signal lines communicate address, control, and data
information over the LPC bus between a host and a peripheral.
LFRAME#
29
IN
tsp3
Indicates the start of a new cycle or the termination of a broken
cycle.
LRESET#
30
IN
tsp3
Reset signal. It can be connected to the PCIRST# signal on the
host.
5.2
FDC Interface
SYMBOL
PIN
I/O
DESCRIPTION
DRVDEN0
OD
24
Drive Density Select bit 0.
CTSF#
5
IN
t
Clear To Send. It is the modem control input. The function of
these pins can be tested by reading bit 4 of the handshake
status register.
INDEX#
IN
tsu
This Schmitt-trigger input from the disk drive is active-low when
the head is positioned over the beginning of a track marked by
an index hole. This input pin needs to connect a pulled-up 1-
K
Ω resistor to 5V for Floppy Drive compatibility.
GP64
6
I/OD
12ts
General purpose I/O port 6 bit 4.
MOA#
OD
24
Motor A On. When set to 0, this pin enables disk drive A. This is
an open-drain output.
DSRF#
7
IN
t
Data Set Ready. An active low signal indicates the modem or
data set is ready to establish a communication link and transfer
data to the UART.
DSA#
OD
24
Drive Select A. When set to 0, this pin enables disk drive A. This
is an open-drain output.
RTSF#
8
O
24
UART F Request To Send. An active low signal informs the
modem or data set that the controller is ready to send data.
相關(guān)PDF資料
PDF描述
W83L951DG IC EMBEDDED CNTRLR 128-LQFP
X90100M8IZT1 IC DIGITAL CAPACITOR NV 8-MSOP
X9015WS8T1 IC XDCP SGL 32-TAP 10K 8-SOIC
X9110TV14I-2.7 IC XDCP SGL 1024TAP 100K 14TSSOP
X9111TV14I-2.7T1 IC XDCP SGL 1024TAP 100K 14TSSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
W83628AG 制造商:Nuvoton Technology Corp 功能描述:PCI to ISA Bus Conversion 128-Pin QFP 制造商:Nuvoton Technology 功能描述:PCI to ISA Bus Conversion 128-Pin QFP
W83628F 制造商:WINBOND 制造商全稱:Winbond 功能描述:PCI TO ISA BRIDGE SET
W83629AG 制造商:Nuvoton Technology Corp 功能描述:PCI to ISA Bus Conversion 48-Pin LQFP
W83629D 制造商:WINBOND 制造商全稱:Winbond 功能描述:PCI TO ISA BRIDGE SET
W83637HF 制造商:WINBOND 制造商全稱:Winbond 功能描述:LPC I/O