參數(shù)資料
型號(hào): XCV100E-7PQ240C
廠商: Xilinx Inc
文件頁數(shù): 33/233頁
文件大?。?/td> 0K
描述: IC FPGA 1.8V C-TEMP 240-PQFP
產(chǎn)品變化通告: FPGA Family Discontinuation 18/Apr/2011
標(biāo)準(zhǔn)包裝: 24
系列: Virtex®-E
LAB/CLB數(shù): 600
邏輯元件/單元數(shù): 2700
RAM 位總計(jì): 81920
輸入/輸出數(shù): 158
門數(shù): 128236
電源電壓: 1.71 V ~ 1.89 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 240-BFQFP
供應(yīng)商設(shè)備封裝: 240-PQFP(32x32)
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當(dāng)前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
Virtex-E 1.8 V Field Programmable Gate Arrays
R
Module 4 of 4
DS022-4 (v3.0) March 21, 2014
42
Production Product Specification
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
BG560 Differential Pin Pairs
Virtex-E devices have differential pin pairs that can also pro-
vide other functions when not used as a differential pair. A
in the AO column indicates that the pin pair can be used as
an asynchronous output for all devices provided in this
package. Pairs with a note number in the AO column are
device dependent. They can have asynchronous outputs if
the pin pair are in the same CLB row and column in the
device. Numbers in this column refer to footnotes that indi-
cate which devices have pin pairs than can be asynchro-
nous outputs. The Other Functions column indicates
alternative function(s) not available when the pair is used as
a differential pair or differential clock.
Table 15: BG560 Differential Pin Pair Summary
XCV400E, XCV600E, XCV1000E, XCV1600E, XCV2000E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
Global Differential Clock
0
4
AL17
AM17
NA
IO_DLL_L15P
1
5
AJ17
AM18
NA
IO_DLL_L15N
2
1
D17
E17
NA
IO_DLL_L21P
3
0
A17
C18
NA
IO_DLL_L21N
IO LVDS
Total Outputs: 183, Asynchronous Outputs: 87
00
D29
E28
8
VREF
10
A31
D28
-
20
C29
E27
VREF
30
D27
B30
3
-
40
B29
E26
-
50
C27
D26
VREF
60
A28
E25
9
VREF
70
C26
D25
7
-
80
B26
E24
7
VREF
90
D24
C25
2
-
10
0
A25
E23
VREF
11
0
B24
D23
-
12
0
C23
E22
8
-
13
0
D22
A23
-
14
0
B22
E21
VREF
15
0
C21
D21
3
-
16
0
E20
B21
-
17
0
C20
D20
VREF
18
0
E19
B20
9
-
19
0
C19
D19
7
-
20
0
D18
A19
7
VREF
21
1
E17
C18
NA
IO_LVDS_DLL
22
1
B17
C17
2
VREF
23
1
D16
B16
7
VREF
24
1
C16
E16
7
-
25
1
C15
A15
9
-
26
1
E15
D15
VREF
27
1
D14
C14
-
28
1
E14
A13
3
-
29
1
D13
C13
VREF
30
1
E13
C12
-
31
1
D12
A11
8
-
32
1
C11
B11
-
33
1
D11
B10
VREF
34
1
A9
C10
10
-
35
1
D10
C9
7
VREF
36
1
B8
A8
7
-
37
1
C8
E10
5
VREF
38
1
A6
B7
VREF
39
1
D8
C7
-
40
1
B5
A5
11
-
41
1
D7
C6
VREF
42
1
B4
A4
-
43
1
E7
C5
12
VREF
44
1
A2
D6
CS
45
2
D4
E4
DIN, D0
46
2
F5
B3
17
VREF
Table 15: BG560 Differential Pin Pair Summary
XCV400E, XCV600E, XCV1000E, XCV1600E, XCV2000E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
相關(guān)PDF資料
PDF描述
AMC26DRAS-S734 CONN EDGECARD 52POS .100 R/A PCB
XCV100E-6PQ240I IC FPGA 1.8V I-TEMP 240-PQFP
ESC44DTEI CONN EDGECARD 88POS .100 EYELET
XA3S1600E-4FGG484I IC FPGA SPARTAN-3E 1600K 484FBGA
XCV100E-7FG256C IC FPGA 1.8V C-TEMP 256-FBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XCV100E-7PQ240I 功能描述:IC FPGA 1.8V I-TEMP 240-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XCV100E-8BG240C 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Field Programmable Gate Arrays
XCV100E-8BG240I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays
XCV100E-8BG352C 功能描述:IC FPGA 1.8V C-TEMP 352-MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XCV100E-8BG352I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Field Programmable Gate Arrays