- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1976 > XRT72L52IQTR-F (Exar Corporation)IC FRAMER DS3/E3 2CH 160QFP PDF資料下載
參數(shù)資料
| 型號(hào)： | XRT72L52IQTR-F |
| 廠商： | Exar Corporation |
| 文件頁數(shù)： | 384/488頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FRAMER DS3/E3 2CH 160QFP |
| 產(chǎn)品變化通告： | XRT72Lx Series Obsolescence 02/May/2012 |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 控制器類型： | DS3/E3 調(diào)幀器 |
| 電源電壓： | 3.3V |
| 電流 - 電源： | 100mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 160-BQFP |
| 供應(yīng)商設(shè)備封裝： | 160-PQFP（28x28） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁當(dāng)前第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁
XRT72L52
428
TWO CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER
REV. 1.0.3
The user can determine the total number of FEBE Events (e.g., E3 frames that have been received with the
FEBE bit-field set to “1”) that have occurred since the last read of this register. This register is reset-upon-read.
6.3.2.9
Receiving the Trail Trace Buffer Messages
The XRT72L52 Framer IC device contains 16 bytes worth of Transmit Trail Trace Buffers, and 16 bytes worth
of Receive Trail Trace Buffers, as described below. The role of the Transmit Trail Trace Buffers are described
The XRT72L52 DS3/E3 Framer IC contains 16 Receive Trail Trace Buffer registers (e.g., RxTTB-0 through
RxTTB-15). The purpose of these registers are to receive and store the incoming Trail Access Point Identifier
from the Remote Transmitting Terminal.
The Local Receiving Terminal will use this information to verify that it is still receiving data from its intended
transmitter. The specific use of these registers follows.
For Trail Trace Buffer purposes, the Remote Transmit E3 Framer block will group 16 consecutive E3 frames
into a Trail Trace Buffer super-frame. When the Remote Transmit E3 Framer is generating the first E3 frame,
within a Trail Trace Buffer super-frame, it will insert the value [1, C6, C5, C4, C3, C2, C1, C0], into the TR byte-
field of this Outbound E3 frame. The remaining 15 TR byte-fields (within this Trail Trace Buffer super-frame)
will consists of ASCII characters that are required for the E.164 numbering format.
When the Local Receive E3 Framer block receives an E3 frame, containing a value in the TR byte that has a
“1” in the MSB position, then it (the Receive E3 Framer block) will write this value into the RxTTB-0 Register
(Address = 0x1C). Once this occurs, the Receive E3 Framer block will notify the Microprocessor of this new
incoming Trail Trace Buffer message by generating the Change in Trail Trace Buffer Message interrupt. The
Receive E3 Framer block will also set bit 6 (TTB Change Interrupt Status) within the Rx E3 Framer Interrupt
Status Register - 2, as depicted below.
The contents of the TR byte-field, in the very next E3 frame will be written into the Rx TTB-1 Register (Address
= 0x1D), and so on until all 16 bytes have been received.
NOTES:
1.
Anytime the Receive E3 Framer block receives an E3 frame that contains an octet in the TR byte-field, with a “1”
in the MSB (Most Significant Bit) position, then the Receive E3 Framer block will (1) write the contents of the TR
byte-field (in this E3 frame) into the RxTTB-0 Register,
2.
It will generate the Change in Trail Trace Buffer Interrupt.
The Receive E3 Framer will do these things
independent of the number of E3 frames that have been received since the last occurrence of the Change in Trail
Trace Buffer Interrupt. Hence, the user, when writing data into the Tx TTB registers, must take care to insure that
only the Tx TTB-0 register contains an octet with a “1” in the MSB position. All remaining Tx TTB registers (e.g.,
TxTTB-1 through TxTTB-15) must contain octets with a “0” in the MSB position.
3.
The Framer IC will not verify the CRC-7 value that is written into the Rx TTB-0” register. It is up to the user’s
system hardware and/or software to perform this verification.
6.3.3
The Receive HDLC Controller Block
The Receive E3 HDLC Controller block can be used to receive message-oriented signaling (MOS) type data
link messages from the remote terminal equipment.
RXE3 INTERRUPT STATUS REGISTER - 2 (ADDRESS = 0X15)
BIT 7
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
BIT 0
Not Used
TTB
Change
Interrupt
Status
Not Used
FEBE
Interrupt
Status
FERF
Interrupt
Status
BIP-8
Error Interrupt
Status
Framing
Byte Error
Interrupt
Status
RxPld
Mis
Interrupt
Status
RO
RUR
RO
RUR
0
1
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT72L53IB-F | IC FRAMER DS3/E3 3CH 272PBGA |
| XRT72L54IB | IC FRAMER DS3/E3 4CH 272PBGA |
| XRT72L71IQ | IC FRAMER DS3 ATM UNI 160PQFP |
| XRT73L02MIV-F | IC LIU E3/DS3/STS-1 2CH 100TQFP |
| XRT73L03BIV-F | IC LIU E3/DS3/STS-1 3CH 120LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT72L53 | 制造商:EXAR 制造商全稱:EXAR 功能描述:THREE CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER |
| XRT72L53-75L03DPC | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC with T75L03D. RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT72L53-75L03PCI | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC with T75L03. RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT72L53ES-75L03D-PCI | 功能描述:界面開發(fā)工具 Evaluation Board for XRT72L53 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| XRT72L53ES-PCI | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC withT73LC03A+T71D03 RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。