參數(shù)資料
型號(hào): A42MX16-PL84I
英文描述: Field Programmable Gate Array (FPGA)
中文描述: 現(xiàn)場(chǎng)可編程門陣列(FPGA)
文件頁(yè)數(shù): 75/116頁(yè)
文件大?。?/td> 3110K
代理商: A42MX16-PL84I
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)當(dāng)前第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)
v5.0
75
40MX and 42MX FPGA Families
A42MX36 Timing Characteristics (Nominal 5.0V Operation)
(continued)
(Worst-Case Military Conditions, V
CC
= 4.5V, T
J
= 125
°
C)
‘–
2
Speed
‘–
1
Speed
Std
Speed
‘–
F
Speed
Parameter
Description
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Units
TTL Output Module Timing
1
t
DLH
Data-to-Pad HIGH
2.8
3.2
3.8
5.3
ns
t
DHL
Data-to-Pad LOW
3.3
3.7
4.4
6.2
ns
t
ENZH
Enable Pad Z to HIGH
3.0
3.3
3.9
5.5
ns
t
ENZL
Enable Pad Z to LOW
3.3
3.7
4.3
6.1
ns
t
ENHZ
Enable Pad HIGH to Z
5.8
6.6
7.8
11.0
ns
t
ENLZ
Enable Pad LOW to Z
5.5
6.2
7.3
10.2
ns
t
GLH
G-to-Pad HIGH
3.3
3.7
4.4
6.1
ns
t
GHL
G-to-Pad LOW
3.3
3.7
4.4
6.1
ns
t
LSU
I/O Latch Output Set-Up
0.5
0.6
0.7
1.0
ns
t
LH
I/O Latch Output Hold
0.0
0.0
0.0
0.0
ns
t
LCO
I/O Latch Clock-to-Out (Pad-to-Pad)
32 I/O
6.3
7.1
8.4
11.8
ns
t
ACO
Array Latch Clock-to-Out (Pad-to-Pad)
32 I/O
8.6
9.8
11.5
16.1
ns
d
TLH2
d
THL2
CMOS Output Module Timing
1
Capacitive Loading, LOW to HIGH
0.08
0.09
0.10
0.14
ns/pF
Capacitive Loading, HIGH to LOW
0.08
0.09
0.10
0.14
ns/pF
t
DLH
Data-to-Pad HIGH
3.9
4.5
5.2
7.3
ns
t
DHL
Data-to-Pad LOW
2.7
3.1
3.7
5.1
ns
t
ENZH
Enable Pad Z to HIGH
3.0
3.3
3.9
5.5
ns
t
ENZL
Enable Pad Z to LOW
3.3
3.7
4.3
6.1
ns
t
ENHZ
Enable Pad HIGH to Z
5.8
6.6
7.8
10.9
ns
t
ENLZ
Enable Pad LOW to Z
5.5
6.2
7.3
10.2
ns
t
GLH
G-to-Pad HIGH
5.6
6.3
7.5
10.4
ns
t
GHL
G-to-Pad LOW
5.6
6.3
7.5
10.4
ns
t
LSU
I/O Latch Set-Up
0.5
0.6
0.7
1.0
ns
t
LH
I/O Latch Hold
0.0
0.0
0.0
0.0
ns
t
LCO
I/O Latch Clock-to-Out (Pad-to-Pad)
32 I/O
6.3
7.1
8.4
11.8
ns
t
ACO
Array Latch Clock-to-Out (Pad-to-Pad)
32 I/O
8.6
9.78
11.5
16.1
ns
d
TLH2
d
THL2
Notes:
1.
2.
Capacitive Loading, LOW to HIGH
0.08
0.09
0.10
0.14
ns/pF
Capacitive Loading, HIGH to LOW
0.08
0.09
0.10
0.14
ns/pF
Delays based on 35 pF loading.
Slew rates measured from 10% to 90% V
CCI
.
相關(guān)PDF資料
PDF描述
A42MX16-PL84M Field Programmable Gate Array (FPGA)
A42MX16-PQ100 Field Programmable Gate Array (FPGA)
A42MX16-PQ100I Field Programmable Gate Array (FPGA)
A42MX16-PQ100M Field Programmable Gate Array (FPGA)
A42MX16-PQ160 Field Programmable Gate Array (FPGA)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A42MX16-PL84M 制造商:Microsemi Corporation 功能描述:FPGA 24K GATES 608 CELLS 103MHZ/172MHZ 0.45UM 3.3V/5V 84PLCC - Rail/Tube 制造商:Microsemi Corporation 功能描述:IC FPGA 72 I/O 84PLCC 制造商:Microsemi Corporation 功能描述:IC FPGA MX SGL CHIP 24K 84-PLCC
A42MX16-PLG84 功能描述:IC FPGA 140I/O 84PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:MX 標(biāo)準(zhǔn)包裝:60 系列:XP LAB/CLB數(shù):- 邏輯元件/單元數(shù):10000 RAM 位總計(jì):221184 輸入/輸出數(shù):244 門數(shù):- 電源電壓:1.71 V ~ 3.465 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應(yīng)商設(shè)備封裝:388-FPBGA(23x23) 其它名稱:220-1241
A42MX16-PLG84A 功能描述:IC FPGA MX SGL CHIP 24K 84-PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:MX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)
A42MX16-PLG84I 功能描述:IC FPGA MX SGL CHIP 24K 84-PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:MX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)
A42MX16-PLG84M 制造商:Microsemi Corporation 功能描述:FPGA 42MX Family 24K Gates 608 Cells 103MHz/172MHz 0.45um (CMOS) Technology 3.3V/5V 84-Pin PLCC 制造商:Microsemi SOC Products Group 功能描述:FPGA 24K GATES 608 CELLS 103MHZ/172MHZ 0.45UM 3.3V/5V 84PLCC - Rail/Tube 制造商:Microsemi Corporation 功能描述:IC FPGA MX SGL CHIP 24K 84-PLCC