- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1978 > AD5380BSTZ-3 (Analog Devices Inc)IC DAC 14BIT 40CHAN 3V 100LQFP PDF資料下載
參數(shù)資料
| 型號： | AD5380BSTZ-3 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 3/40頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DAC 14BIT 40CHAN 3V 100LQFP |
| 產(chǎn)品培訓模塊： | Data Converter Fundamentals DAC Architectures |
| 產(chǎn)品變化通告： | Redesign Change 28/Oct/2011 |
| 設計資源： | 40 Channels of Programmable Voltage with Excellent Temperature Drift Performance Using AD5380 (CN0007) Output Channel Monitoring Using AD5380 (CN0008) |
| 標準包裝： | 1 |
| 設置時間： | 6µs |
| 位數(shù)： | 14 |
| 數(shù)據(jù)接口： | I²C，并聯(lián)，串行 |
| 轉(zhuǎn)換器數(shù)目： | 40 |
| 電壓電源： | 單電源 |
| 功率耗散（最大）： | 125mW |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP |
| 供應商設備封裝： | 100-LQFP（14x14） |
| 包裝： | 托盤 |
| 輸出數(shù)目和類型： | 40 電壓，單極 |
| 采樣率（每秒）： | 125k |
第1頁第2頁當前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁
Data Sheet
AD5380
Rev. C | Page 11 of 40
PARALLEL INTERFACE
DVDD = 2.7 V to 5.5 V; AVDD = 4.5 V to 5.5 V or 2.7 V to 3.6 V; AGND = DGND = 0 V; all specifications TMIN to TMAX,
unless otherwise noted.
Table 7.
Parameter1,2,3
Limit at T
MIN, TMAX
Unit
Description
t
0
4.5
ns min
REG0, REG1, address to WR rising edge setup time
t
1
4.5
ns min
REG0, REG1, address to WR rising edge hold time
t
2
20
ns min
CS pulse width low
t
3
20
ns min
WR pulse width low
t
4
0
ns min
CS to WR falling edge setup time
t
5
0
ns min
WR to CS rising edge hold time
t
6
4.5
ns min
Data to WR rising edge setup time
t
7
4.5
ns min
Data to WR rising edge hold time
t
8
20
ns min
WR pulse width high
t
700
ns min
Minimum WR cycle time (single-channel write)
t
10
30
ns max
WR rising edge to BUSY falling edge
t
670
ns max
BUSY pulse width low (single-channel update)
t
12
30
ns min
WR rising edge to LDAC falling edge
t
13
20
ns min
LDAC pulse width low
t
14
100
ns max
BUSY rising edge to DAC output response time
t
15
20
ns min
LDAC rising edge to WR rising edge
t
16
0
ns min
BUSY rising edge to LDAC falling edge
t
17
100
ns min
LDAC falling edge to DAC output response time
t
18
8
s typ
DAC output settling time
t
19
20
ns min
CLR pulse width low
t
20
35
smax
CLR pulse activation time
1 Guaranteed by design and characterization, not production tested.
2 All input signals are specified with t
R = tR = 5 ns (10% to 90% of DVDD) and timed from a voltage level of 1.2 V.
3 See Figure 7.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD5381BSTZ-5 | IC DAC 12BIT 40CH 5V 100-LQFP |
| AD5382BSTZ-3 | IC DAC 14BIT 32CHAN 3V 100LQFP |
| AD5390BCPZ-5 | IC DAC 14BIT 16CHAN 5V 64LFCSP |
| AD5398ABCBZ-REEL | IC DAC 10BIT CURRENT-SINK 9WLCSP |
| AD5405YCPZ-REEL7 | IC DAC DUAL 12BIT MULT 40LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD5380BSTZ-5 | 功能描述:IC DAC 14BIT 12C 40CH 5V 100LQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 標準包裝:1 系列:- 設置時間:4.5µs 位數(shù):12 數(shù)據(jù)接口:串行，SPI? 轉(zhuǎn)換器數(shù)目:1 電壓電源:單電源 功率耗散（最大）:- 工作溫度:-40°C ~ 125°C 安裝類型:表面貼裝 封裝/外殼:8-SOIC（0.154"，3.90mm 寬） 供應商設備封裝:8-SOICN 包裝:剪切帶 (CT) 輸出數(shù)目和類型:1 電壓，單極；1 電壓，雙極 采樣率（每秒）:* 其它名稱:MCP4921T-E/SNCTMCP4921T-E/SNRCTMCP4921T-E/SNRCT-ND |
| ad5381bst-3 | 制造商:Rochester Electronics LLC 功能描述:32/40-CHANNEL 3V/5V SINGLE SUPPLY 12/14-BIT VOUT DAC - Bulk 制造商:Analog Devices 功能描述: |
| AD5381BST-3-REEL | 制造商:Analog Devices 功能描述:DAC 40-CH Resistor-String 12-bit 100-Pin LQFP T/R |
| AD5381BST-5 | 制造商:Analog Devices 功能描述:DAC 40-CH Resistor-String 12-bit 100-Pin LQFP |
| AD5381BST-5-REEL | 制造商:Analog Devices 功能描述:DAC 40-CH Resistor-String 12-bit 100-Pin LQFP T/R |
發(fā)布緊急采購，3分鐘左右您將得到回復。