AVDD = DVDD = 5 V; OVDD = 2.7 V to 5.5 V; VCC = 15 V; VEE = 15 V; V
參數(shù)資料
型號： AD7952BCPZ
廠商： Analog Devices Inc
文件頁數(shù)： 28/32頁
文件大?。?/td> 0K
描述： IC ADC 14BIT DIFF 1MSPS 48LFCSP
標(biāo)準(zhǔn)包裝： 1
系列： PulSAR®
位數(shù)： 14
采樣率（每秒）： 1M
數(shù)據(jù)接口： 串行，并聯(lián)
轉(zhuǎn)換器數(shù)目： 1
功率耗散（最大）： 260mW
電壓電源： 模擬和數(shù)字，雙 ±
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 48-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 48-LFCSP-VQ（7x7）
包裝： 托盤
輸入數(shù)目和類型： 1 個差分，雙極
Data Sheet
AD7952
Rev. A | Page 5 of 32
TIMING SPECIFICATIONS
AVDD = DVDD = 5 V; OVDD = 2.7 V to 5.5 V; VCC = 15 V; VEE = 15 V; VREF = 5 V; all specifications TMIN to TMAX, unless otherwise noted.
Table 3.
Parameter
Symbol
Min
Typ
Max
Unit
CONVERSION AND RESET (See Figure 34 and Figure 35)
Convert Pulse Width
t1
10
ns
Time Between Conversions
t2
Warp Mode/Normal Mode/Impulse Mode1
1/1.25/1.49
μs
CNVST Low to BUSY High Delay
t3
35
ns
BUSY High All Modes (Except Master Serial Read After Convert)
t4
Warp Mode/Normal Mode/Impulse Mode
850/1100/1350
ns
Aperture Delay
t5
2
ns
End of Conversion to BUSY Low Delay
t6
10
ns
Conversion Time
t7
Warp Mode/Normal Mode/Impulse Mode
850/1100/1350
ns
Acquisition Time
t8
Warp Mode/Normal Mode/Impulse Mode
200
ns
RESET Pulse Width
t9
10
ns
PARALLEL INTERFACE MODES (See Figure 36 and Figure 38)
CNVST Low to DATA Valid Delay
t10
Warp Mode/Normal Mode/Impulse Mode
850/1100/1350
ns
DATA Valid to BUSY Low Delay
t11
20
ns
Bus Access Request to DATA Valid
t12
40
ns
Bus Relinquish Time
t13
2
15
ns
MASTER SERIAL INTERFACE MODES2 (See Figure 40 and Figure 41)
CS Low to SYNC Valid Delay
t14
10
ns
CS Low to Internal SDCLK Valid Delay2
t15
10
ns
CS Low to SDOUT Delay
t16
10
ns
CNVST Low to SYNC Delay, Read During Convert
t17
Warp Mode/Normal Mode/Impulse Mode
50/290/530
ns
SYNC Asserted to SDCLK First Edge Delay
t18
3
ns
Internal SDCLK Period3
t19
30
45
ns
Internal SDCLK High3
t20
15
ns
Internal SDCLK Low3
t21
10
ns
SDOUT Valid Setup Time3
t22
4
ns
SDOUT Valid Hold Time3
t23
5
ns
SDCLK Last Edge to SYNC Delay3
t24
5
ns
CS High to SYNC High-Z
t25
10
ns
CS High to Internal SDCLK High-Z
t26
10
ns
CS High to SDOUT High-Z
t27
10
ns
BUSY High in Master Serial Read After Convert3
t28
CNVST Low to SYNC Delay, Read After Convert
t29
Warp Mode/Normal Mode/Impulse Mode
710/950/1190
ns
SYNC Deasserted to BUSY Low Delay
t30
25
ns
相關(guān)PDF資料
PDF描述
AD7980ARMZ ADC 16BIT 1MSPS LP 10-MSOP
AD7982BCPZ-RL IC ADC 18BIT 1MSPS PULSAR 10LFCS
AD7983BCPZ-RL7 IC ADC 16BIT 1.33MSPS 10LFCSP
AD7984BCPZ-RL7 IC ADC 18BIT 1.33MSPS 10LFCSP
AD7985BCPZ-RL7 IC ADC 16B 2.5MSPS PULSR 20LFCSP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD7952BCPZRL 功能描述:IC ADC 14BIT DIFF 1MSPS 48LFCSP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:PulSAR® 標(biāo)準(zhǔn)包裝:1,000 系列:- 位數(shù):12 采樣率（每秒）:300k 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:75mW 電壓電源:單電源 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:24-SOIC 包裝:帶卷 (TR) 輸入數(shù)目和類型:1 個單端，單極；1 個單端，雙極
AD7952BSTZ 功能描述:IC ADC 14BIT DIFF 1MSPS 48-LQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:PulSAR® 其它有關(guān)文件:TSA1204 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):12 采樣率（每秒）:20M 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:155mW 電壓電源:模擬和數(shù)字 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TQFP 供應(yīng)商設(shè)備封裝:48-TQFP（7x7） 包裝:Digi-Reel® 輸入數(shù)目和類型:4 個單端，單極；2 個差分，單極 產(chǎn)品目錄頁面:1156 (CN2011-ZH PDF) 其它名稱:497-5435-6
AD7952BSTZRL 功能描述:IC ADC 14BIT DIFF 1MSPS 48-LQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:PulSAR® 標(biāo)準(zhǔn)包裝:1,000 系列:- 位數(shù):12 采樣率（每秒）:300k 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:75mW 電壓電源:單電源 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:24-SOIC 包裝:帶卷 (TR) 輸入數(shù)目和類型:1 個單端，單極；1 個單端，雙極
AD795AH 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Voltage-Feedback Operational Amplifier
AD795BH 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Voltage-Feedback Operational Amplifier
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*