Termination =" />
參數(shù)資料
型號： AD9512BCPZ-REEL7
廠商： Analog Devices Inc
文件頁數(shù)： 44/48頁
文件大?。?/td> 0K
描述： IC CLOCK DIST 5OUT PLL 48LFCSP
標準包裝： 750
類型： 扇出緩沖器（分配），除法器
PLL： 無
輸入： 時鐘
輸出： CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 2:5
差分 - 輸入:輸出： 是/是
頻率 - 最大： 1.2GHz
除法器/乘法器： 是/無
電源電壓： 3.135 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 48-VFQFN 裸露焊盤，CSP
供應商設備封裝： 48-LFCSP-VQ（7x7）
包裝： 帶卷 (TR)
AD9512
Rev. A | Page 5 of 48
TIMING CHARACTERISTICS
Table 3.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
LVPECL
Termination = 50 Ω to VS 2 V
Output level 3Dh (3Eh) (3Fh)<3:2> = 10b
Output Rise Time, tRP
130
180
ps
20% to 80%, measured differentially
Output Fall Time, tFP
130
180
ps
80% to 20%, measured differentially
PROPAGATION DELAY, tPECL, CLK-TO-LVPECL OUT1
Divide = Bypass
335
490
635
ps
Divide = 2 32
375
545
695
ps
Variation with Temperature
0.5
ps/°C
OUTPUT SKEW, LVPECL OUTPUTS
OUT1 to OUT0 on Same Part, tSKP2
70
100
140
ps
OUT1 to OUT2 on Same Part, tSKP2
15
45
80
ps
OUT0 to OUT2 on Same Part, tSKP2
45
65
90
Ps
All LVPECL OUT Across Multiple Parts, tSKP_AB3
275
ps
Same LVPECL OUT Across Multiple Parts, tSKP_AB3
130
ps
LVDS
Termination = 100 Ω differential
Output level 40h (41h) <2:1> = 01b
3.5 mA termination current
Output Rise Time, tRL
200
350
ps
20% to 80%, measured differentially
Output Fall Time, tFL
210
350
ps
80% to 20%, measured differentially
PROPAGATION DELAY, tLVDS, CLK-TO-LVDS OUT1
Delay off on OUT4
OUT3 to OUT4
Divide = Bypass
0.99
1.33
1.59
ns
Divide = 2 32
1.04
1.38
1.64
ns
Variation with Temperature
0.9
ps/°C
OUTPUT SKEW, LVDS OUTPUTS
Delay off on OUT4
OUT3 to OUT4 on Same Part, tSKV2
85
+270
ps
All LVDS OUTs Across Multiple Parts, tSKV_AB3
450
ps
Same LVDS OUT Across Multiple Parts, tSKV_AB3
325
ps
CMOS
B outputs are inverted; termination = open
Output Rise Time, tRC
681
865
ps
20% to 80%; CLOAD = 3 pF
Output Fall Time, tFC
646
992
ps
80% to 20%; CLOAD = 3 pF
PROPAGATION DELAY, tCMOS, CLK-TO-CMOS OUT1
Delay off on OUT4
Divide = Bypass
1.02
1.39
1.71
ns
Divide = 2 32
1.07
1.44
1.76
ns
Variation with Temperature
1
ps/°C
OUTPUT SKEW, CMOS OUTPUTS
Delay off on OUT4
OUT3 to OUT4 on Same Part, tSKC2
140
+145
+300
All CMOS OUT Across Multiple Parts, tSKC_AB3
650
ps
Same CMOS OUT Across Multiple Parts, tSKC_AB3
500
ps
LVPECL-TO-LVDS OUT
Everything the same; different logic type
Output Skew, tSKP_V
0.74
0.92
1.14
ns
LVPECL to LVDS on same part
LVPECL-TO-CMOS OUT
Everything the same; different logic type
Output Skew, tSKP_C
0.88
1.14
1.43
ns
LVPECL to CMOS on same part
LVDS-TO-CMOS OUT
Everything the same; different logic type
Output Skew, tSKV_C
158
353
506
ps
LVDS to CMOS on same part
相關PDF資料
PDF描述
X9418WV24T1 IC XDCP DUAL 64-TAP 10K 24-TSSOP
ADF4351BCPZ-RL7 IC SYNTH PLL VCO 32LFCSP
V24A24H300BF2 CONVERTER MOD DC/DC 24V 300W
M83723/95R10057 CONN PLUG 5POS STRAIGHT W/SCKT
V24A15H300BL CONVERTER MOD DC/DC 15V 300W
相關代理商/技術參數(shù)
參數(shù)描述
AD9512-EP 制造商:AD 制造商全稱:Analog Devices 功能描述:1.2 GHz Clock Distribution IC, 1.6 GHz Inputs, Dividers, Five Outputs
AD9512-PCB 制造商:AD 制造商全稱:Analog Devices 功能描述:1.2 GHz Clock Distribution IC, 1.6 GHz Inputs, Dividers, Delay Adjust, Five Outputs
AD9512UCPZ-EP 功能描述:IC CLOCK DIST 5OUT PLL 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應商設備封裝:32-TQFP（7x7） 包裝:帶卷 (TR)
AD9512UCPZ-EP-R7 功能描述:IC CLOCK DIST 5OUT PLL 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應商設備封裝:32-TQFP（7x7） 包裝:帶卷 (TR)
AD9513 制造商:AD 制造商全稱:Analog Devices 功能描述:800 MHz Clock Distribution IC, Dividers, Delay Adjust, Three Outputs
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*