參數(shù)資料
型號： AD9551BCPZ-REEL7
廠商： Analog Devices Inc
文件頁數(shù)： 30/40頁
文件大?。?/td> 0K
描述： IC CLOCK GEN TRANSLATOR 40LFCSP
標準包裝： 1
類型： 時鐘發(fā)生器
PLL： 是
輸入： 晶體
輸出： CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 2:2
差分 - 輸入:輸出： 是/是
頻率 - 最大： 900MHz
除法器/乘法器： 無/無
電源電壓： 3.3V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 40-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 40-LFCSP-VQ（6x6）
包裝： 標準包裝
其它名稱： AD9551BCPZ-REEL7DKR
AD9551
Rev. B | Page 36 of 40
REFA Frequency Control (Register 0x1E to Register 0x25)
Table 29.
Address
Bit
Bit Name
Description
0x1E
7
Enable SPI control of
REFA SDM
Controls REFA frequency division functionality.
0 = REFA frequency division, as defined by the A[3:0] pins (default).
1 = contents of Register 0x1F to Register 0x25 define REFA frequency division via NA,
MODA, and FRACA.
6
Bypass REFA SDM
Controls bypassing of the REFA SDM.
0 = allow integer-plus-fractional division (default).
1 = allow only integer division.
5
Enable REFA SDM
Controls REFA SDM enable and hold functionality.
0 = reset REFA SDM and stop its clocks.
1 = REFA SDM enabled (default).
4
Enable REFB
Controls REFB enable and power-down functionality.
0 = power down REFB input receiver (ineffective unless Register 0x1A[1] = 1).
1 = normal operation (default).
3
Unused
Unused.
2
Disable REF SDM PRBS
Controls the PRBS generator for both the REFA and REFB SDMs.
0 = PRBS generator enabled (default).
1 = PRBS generator disabled.
[1:0]
Select 19.44 MHz input
mode divider
Selects the divider value when the 19.44 MHz input mode is in effect.
00 = 1 (default).
01 = 1.
10 = 2.
11 = 4.
These bits are ineffective unless the A[3:0] pins = 1111 or the B[3:0] pins = 1111.
0x1F
[7:0]
FRACA
Bits[19:12] of the 20-bit fractional part of the REFA SDM.
0x20
[7:0]
FRACA
Bits[11:4] of the 20-bit fractional part of the REFA SDM.
0x21
[7:4]
FRACA
Bits[3:0] of the 20-bit fractional part of the REFA SDM.
Default is FRACA = 0100 0000 0000 0000 0000 (262,144).
Note that FRACA assumes twos complement format.
[3:0]
Unused
Unused.
0x22
[7:2]
NA
6-bit integer divide value for the REFA SDM. Default divide value is 16.
[1:0]
Unused
Unused.
0x23
7
Unused
This bit must be programmed to 0, even though the default value is 1.
[6:0]
MODA
Bits[18:12] of the 19-bit modulus of the REFA SDM.
0x24
[7:0]
MODA
Bits[11:4] of the 19-bit modulus of the REFA SDM.
0x25
[7:4]
MODA
Bits[3:0] of the 19-bit modulus of the REFA SDM.
Default is MODA = 000 0000 0000 0000 0000.
[3:0]
Unused
Unused.
相關(guān)PDF資料
PDF描述
V110A5H200B2 CONVERTER MOD DC/DC 5V 200W
X9409WV24IT1 IC XDCP QUAD 64-TAP 10K 24-TSSOP
VE-BT4-MV-S CONVERTER MOD DC/DC 48V 150W
CS2100CP-CZZ IC CLK MULT FRACTIONAL N 10MSOP
X9410WV24T1 IC XDCP DUAL 64-TAP 10K 24-TSSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9552 制造商:AD 制造商全稱:Analog Devices 功能描述:Oscillator Frequency Upconverter
AD9552/PCBZ 功能描述:BOARD EVALUATION FOR AD9552 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源
AD9552BCPZ 功能描述:IC PLL CLOCK GEN LP 32LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 頻率合成器 PLL:是 輸入:晶體 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:1 差分 - 輸入:輸出:無/無 頻率 - 最大:1GHz 除法器/乘法器:是/無 電源電壓:4.5 V ~ 5.5 V 工作溫度:-20°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-LSSOP（0.175"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-SSOP 包裝:帶卷 (TR) 其它名稱:NJW1504V-TE1-NDNJW1504V-TE1TR
AD9552BCPZ 制造商:Analog Devices 功能描述:IC PLL CLOCK GENERATOR 112.5MHZ LFCSP-32
AD9552BCPZ-REEL7 功能描述:IC PLL CLOCK GEN LP 32LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:1,000 系列:Precision Edge® 類型:時鐘/頻率合成器 PLL:無 輸入:CML，PECL 輸出:CML 電路數(shù):1 比率 - 輸入:輸出:2:1 差分 - 輸入:輸出:是/是 頻率 - 最大:10.7GHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-VFQFN 裸露焊盤，16-MLF? 供應(yīng)商設(shè)備封裝:16-MLF?（3x3） 包裝:帶卷 (TR) 其它名稱:SY58052UMGTRSY58052UMGTR-ND
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*