- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9665 > AD9577BCPZ-RL (Analog Devices Inc)IC CLK GEN PLL DUAL 40LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9577BCPZ-RL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 31/44頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK GEN PLL DUAL 40LFCSP |
| 標(biāo)準(zhǔn)包裝： | 2,500 |
| 系列： | PCI Express® (PCIe) |
| 類型： | 扇出緩沖器（分配），網(wǎng)絡(luò)時鐘發(fā)生器，多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)，PCI Express（PCIe），SONET/SDH |
| 輸入： | 時鐘，晶體 |
| 輸出： | LVCMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:5 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 637.5MHz |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 40-WFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 40-LFCSP-WQ（6x6） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
Data Sheet
AD9577
Rev. 0 | Page 37 of 44
MAX_BW
The normal bandwidth of PLL2 is 50 kHz. This low bandwidth
is required to filter the SDM phase noise. When SSCG is activated,
the bandwidth is increased to 125 kHz. There is a trade-off in
setting the PLL bandwidth between allowing the triangular-wave
modulation (that is, its higher order harmonics) to pass through
the PLL unattenuated and passing more SDM phase noise through
to the PLL output. Bringing the MAX_BW pin high changes the
PLL bandwidth to 250 kHz from its default value of 125 kHz
during SSCG operation. Increasing the PLL bandwidth results
in more SDM phase noise being passed unfiltered through to the
PLL output, but more of the triangular-wave harmonics are also
passed through, improving the triangular-wave accuracy.
Table 29. Register Values for SSCG Example
Parameter
Register Name
Range
Value (Decimal)
Value(Binary)
NumSteps
BS2[7:0], BS3[7]
+1 to +511
+45
00101101
FracStep
BS1[7:0]
128 to 0
7
11111001
CkDiv
BS3[6:0]
+2 to +127
+9
0001001
FRAC
BF0[7:0], BF1[7:4]
0 to +4094
+198
000011000110
MOD
BF1[3:0], BF2[7:0]
0 to +4095
+625
001001110001
Nb
BF3[5:0]
0 to +63
80 + 20 = 100
010100
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| D38999/24FG11PA | CONN RCPT 11POS JAM NUT W/PINS |
| VE-J5J-MW-B1 | CONVERTER MOD DC/DC 36V 100W |
| VE-J4D-MX-F4 | CONVERTER MOD DC/DC 85V 75W |
| LT8500IUHH#PBF | IC PWM GENERATOR 56-QFN |
| VE-J4F-MX-F3 | CONVERTER MOD DC/DC 72V 75W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9577-EVALZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:Clock Generator with Dual PLLs |
| AD9578BCPZ | 功能描述:IC PLL CLOCK GEN 20MHZ 48LFCSP 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態(tài):有效 類型:* PLL:帶旁路 輸入:LVCMOS，LVDS，LVPECL，晶體 輸出:HCSL，LVCMOS，LVDS，LVPECL 電路數(shù):1 比率 - 輸入:輸出:2：5 差分 - 輸入:輸出:是/是 頻率 - 最大值:919MHz 分頻器/倍頻器:是/無 電壓 - 電源:2.375 V ~ 3.63 V 工作溫度:-25°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:48-LFCSP-VQ（7x7） 標(biāo)準(zhǔn)包裝:1 |
| AD9578BCPZ-REEL7 | 功能描述:IC PLL CLOCK GEN 20MHZ 48LFCSP 制造商:analog devices inc. 系列:- 包裝:剪切帶（CT） 零件狀態(tài):有效 類型:* PLL:帶旁路 輸入:LVCMOS，LVDS，LVPECL，晶體 輸出:HCSL，LVCMOS，LVDS，LVPECL 電路數(shù):1 比率 - 輸入:輸出:2：5 差分 - 輸入:輸出:是/是 頻率 - 最大值:919MHz 分頻器/倍頻器:是/無 電壓 - 電源:2.375 V ~ 3.63 V 工作溫度:-25°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:48-LFCSP-VQ（7x7） 標(biāo)準(zhǔn)包裝:1 |
| AD95S08KAC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:THYRISTOR MODULE|DOUBLER|HALF-CNTLD|POSITIVE|15V V(RRM)|95A I(T) |
| AD95S08KAF | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:THYRISTOR MODULE|DOUBLER|HALF-CNTLD|POSITIVE|15V V(RRM)|95A I(T) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。