Timing Requirements: tSFSE
參數(shù)資料
型號(hào)： ADSP-21065LCSZ-240
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 26/44頁(yè)
文件大?。?/td> 0K
描述： IC DSP CONTROLLER 32BIT 208-MQFP
產(chǎn)品培訓(xùn)模塊： SHARC Processor Overview
標(biāo)準(zhǔn)包裝： 1
系列： SHARC®
類型： 浮點(diǎn)
接口： 主機(jī)接口，串行端口
時(shí)鐘速率： 60MHz
非易失內(nèi)存： 外部
芯片上RAM： 64kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 3.30V
工作溫度： -40°C ~ 100°C
安裝類型： 表面貼裝
封裝/外殼： 208-BFQFP
供應(yīng)商設(shè)備封裝： 208-MQFP（28x28）
包裝： 托盤
其它名稱： ADS-P21065LCSZ240
ADS-P21065LCSZ240-ND
REV. C
ADSP-21065L
–32–
Serial Ports
Parameter
Min
Max
Unit
External Clock
Timing Requirements:
tSFSE
TFS/RFS Setup Before TCLK/RCLK
1
4.0
ns
tHFSE
TFS/RFS Hold After TCLK/RCLK
1
4.0
ns
tSDRE
Receive Data Setup Before RCLK
1
1.5
ns
tHDRE
Receive Data Hold After RCLK
1
4.0
ns
tSCLKW
TCLK/RCLK Width
9.0
ns
tSCLK
TCLK/RCLK Period
tCK
ns
Internal Clock
Timing Requirements:
tSFSI
TFS Setup Before TCLK
2; RFS Setup Before RCLK1
8.0
ns
tHFSI
TFS/RFS Hold After TCLK/RCLK
1
1.0
ns
tSDRI
Receive Data Setup Before RCLK
1
3.0
ns
tHDRI
Receive Data Hold After RCLK
1
3.0
ns
External or Internal Clock
Switching Characteristics:
tDFSE
RFS Delay After RCLK (Internally Generated RFS)
2
13.0
ns
tHOFSE
RFS Hold After RCLK (Internally Generated RFS)
2
3.0
ns
External Clock
Switching Characteristics:
tDFSE
TFS Delay After TCLK (Internally Generated TFS)
2
13.0
ns
tHOFSE
TFS Hold After TCLK (Internally Generated TFS)
2
3.0
ns
tDDTE
Transmit Data Delay After TCLK
2
12.5
ns
tHDTE
Transmit Data Hold After TCLK
2
4.0
ns
Internal Clock
Switching Characteristics:
tDFSI
TFS Delay After TCLK (Internally Generated TFS)
2
4.5
ns
tHOFSI
TFS Hold After TCLK (Internally Generated TFS)
2
–1.5
ns
tDDTI
Transmit Data Delay After TCLK
2
7.5
ns
tHDTI
Transmit Data Hold After TCLK
2
0.0
ns
tSCLKIW
TCLK/RCLK Width
(tSCLK/2) – 2.5
(tSCLK/2) + 2.5
ns
Enable and Three-State
Switching Characteristics:
tDTENE
Data Enable from External TCLK
2
5.0
ns
tDDTTE
Data Disable from External RCLK
2
10.0
ns
tDTENI
Data Enable from Internal TCLK
2
0.0
ns
tDDTTI
Data Disable from Internal TCLK
2
3.0
ns
tDCLK
TCLK/RCLK Delay from CLKIN
18.0 + 6 DT
ns
tDPTR
SPORT Disable After CLKIN
14.0
ns
External Late Frame Sync
tDDTLFSE
Data Delay from Late External TFS or External RFS
with MCE = 1, MFD = 0
3, 4
10.5
ns
tDTENLFSE
Data Enable from late FS or MCE = 1, MFD = 0
3, 4
3.5
ns
tDDTLSCK
Data Delay from TCLK/RCLK for Late External
TFS or External RFS with MCE = 1, MFD = 0
3, 4
12.0
ns
tDTENLSCK
Data Enable from RCLK/TCLK for Late External FS or
MCE = 1, MFD = 0
3, 4
4.5
ns
NOTES
To determine whether communication is possible between two devices at clock speed n, the following specifications must be confirmed: 1) frame sync delay and frame
sync setup-and-hold, 2) data delay and data setup-and-hold, and 3) SCLK width.
1Referenced to sample edge.
2Referenced to drive edge.
3MCE = 1, TFS enable and TFS valid follow t
DDTENFS and tDDTLFSE.
4If external RFS/TFS setup to RCLK/TCLK > t
SCLK/2 then tDDTLSCK and tDTENLSCK apply; otherwise tDDTLFSE and tDTENLFS apply.
*Word selected timing for I
2S mode is the same as TFS/RFS timing (normal framing only).
相關(guān)PDF資料
PDF描述
TAP225M050CRW CAP TANT 2.2UF 50V 20% RADIAL
VE-B1J-CX-B1 CONVERTER MOD DC/DC 36V 75W
GEC08DRTH-S13 CONN EDGECARD 16POS .100 EXTEND
ADSP-21065LKSZ-264 IC DSP CONTROLL 544KBIT 208-MQFP
GEC06DRES-S13 CONN EDGECARD 12POS .100 EXTEND
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21065LKCA-240 功能描述:IC DSP CTLR 32BIT 196CSPBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21065LKCA-264 功能描述:IC DSP CTLR 32BIT 196CSPBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21065LKCAZ240 功能描述:IC DSP CTLR 32BIT 196CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點(diǎn) 接口:I²C，McASP，McBSP 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
ADSP-21065LKCAZ-240 制造商:Analog Devices 功能描述:DSP SEMICONDUCTOR ((NS))
ADSP-21065LKCAZ240 制造商:Analog Devices 功能描述:IC 32-BIT DSP
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*