參數(shù)資料
型號： ADSP-BF537BBCZ-5BV
廠商： Analog Devices Inc
文件頁數(shù)： 40/68頁
文件大小： 0K
描述： IC DSP CTLR 16BIT 208CSPBGA
產(chǎn)品培訓(xùn)模塊： Blackfin® Processor Core Architecture Overview
Blackfin® Device Drivers
Blackfin® Optimizations for Performance and Power Consumption
Blackfin® System Services
標(biāo)準(zhǔn)包裝： 1
系列： Blackfin®
類型： 定點(diǎn)
接口： CAN，SPI，SSP，TWI，UART
時鐘速率： 533MHz
非易失內(nèi)存： 外部
芯片上RAM： 132kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 1.25V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 208-LFBGA，CSPBGA
供應(yīng)商設(shè)備封裝： 208-CSPBGA
包裝： 托盤
配用： ADZS-BF537-ASKIT-ND - BOARD EVAL SKIT ADSP-BF537
ADZS-BFAUDIO-EZEXT-ND - BOARD EVAL AUDIO BLACKFIN
ADZS-BF537-EZLITE-ND - BOARD EVAL ADSP-BF537
ADZS-BFAV-EZEXT-ND - BOARD DAUGHT ADSP-BF533,37,61KIT
ADZS-BF537-STAMP-ND - SYSTEM DEV FOR ADSP-BF537
Rev. J
|
Page 45 of 68
|
February 2014
Timer Clock Timing
Table 37 and Figure 27 describe timer clock timing.
Timer Cycle Timing
Table 38 and Figure 28 describe timer expired operations. The
input signal is asynchronous in “width capture mode” and
“external clock mode” and has an absolute maximum input fre-
quency of (fSCLK/2) MHz.
Table 37. Timer Clock Timing
Parameter
Min
Max
Unit
Switching Characteristic
tTODP
Timer Output Update Delay After PPI_CLK High
12
ns
Figure 27. Timer Clock Timing
PPI_CLK
TMRx OUTPUT
tTODP
Table 38. Timer Cycle Timing
2.25 V
V
DDEXT 2.70 V
or
0.80 V
V
DDINT 0.95 V
1
2.70 V
V
DDEXT 3.60 V
and
0.95 V
V
DDINT 1.43 V
2, 3
Parameter
Min
Max
Min
Max
Unit
Timing Characteristics
tWL
Timer Pulse Width Input Low (Measured In SCLK Cycles)
4
1 × tSCLK
ns
tWH
Timer Pulse Width Input High (Measured In SCLK Cycles)
1 × tSCLK
ns
tTIS
Timer Input Setup Time Before CLKOUT Low5
5.5
5.0
ns
tTIH
Timer Input Hold Time After CLKOUT Low5
1.5
ns
Switching Characteristics
tHTO
Timer Pulse Width Output (Measured In SCLK Cycles)
1 × tSCLK
(2
32–1) × t
SCLK 1 × tSCLK
(2
32–1) × t
SCLK
ns
tTOD
Timer Output Update Delay After CLKOUT High
6.5
6.0
ns
1 Applies to all nonautomotive-grade devices when operated within either of these voltage ranges.
2 Applies to all nonautomotive-grade devices when operated within these voltage ranges.
3 All automotive-grade devices are within these specifications.
4 The minimum pulse widths apply for TMRx signals in width capture and external clock modes. They also apply to the PF15 or PPI_CLK signals in PWM output mode.
5 Either a valid setup and hold time or a valid pulse width is sufficient. There is no need to resynchronize programmable flag inputs.
Figure 28. Timer Cycle Timing
CLKOUT
TMRx OUTPUT
TMRx INPUT
tTIS
tTIH
tWH,tWL
tTOD
tHTO
相關(guān)PDF資料
PDF描述
DS18B20+ IC THERM MICROLAN PROG-RES TO-92
XC95288XL-7BGG256C IC CPLD 288MCELL 7.5NS 256-PBGA
TMK316BJ335ML-T CAP CER 3.3UF 25V 20% X5R 1206
ASC31DRTS-S93 CONN EDGECARD 62POS DIP .100 SLD
ECC22DJBN-S1136 CONN EDGECARD 44PS .100 PRESSFIT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-BF537BBCZ5BVX 制造商:Analog Devices 功能描述:- Trays
ADSP-BF537BBCZ-5BX 制造商:Analog Devices 功能描述:208-MEG PB FREE SPARSE - Trays
ADSP-BF537KBC-6A 制造商:Analog Devices 功能描述:DSP FIX PT 16BIT 600MHZ 600MIPS 182CSPBGA - Trays
ADSP-BF537KBCZ-6A 制造商:Analog Devices 功能描述:DSP Fixed-Point 16-Bit 600MHz 600MIPS 182-Pin CSP-BGA 制造商:Analog Devices 功能描述:Digital Signal Processor IC
ADSP-BF537KBCZ-6AV 功能描述:IC DSP CTLR 16BIT 182CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點(diǎn) 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*