參數(shù)資料
型號： ADSP-TS201SABP-050
廠商： Analog Devices Inc
文件頁數(shù)： 21/48頁
文件大小： 0K
描述： IC PROCESSOR 500MHZ 576BGA
標準包裝： 1
系列： TigerSHARC®
類型： 定點/浮點
接口： 主機接口，連接端口，多處理器
時鐘速率： 500MHz
非易失內(nèi)存： 外部
芯片上RAM： 3MB
電壓 - 輸入/輸出： 2.50V
電壓 - 核心： 1.05V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 576-BBGA 裸露焊盤
供應(yīng)商設(shè)備封裝： 576-BGA-ED（25x25）
包裝： 托盤
配用： ADZS-TS201S-EZLITE-ND - KIT LITE EVAL FOR ADSP-TS201S
Rev. C
|
Page 28 of 48
|
December 2006
ADSP-TS201S
Table 29. AC Signal Specifications
(All values in this table are in nanoseconds.)
Name
Description
In
put
S
e
tu
p
(M
in
)
In
put
Hold
(M
in
)
Ou
tp
u
tV
a
li
d
(M
a
x
)
Ou
tp
u
tH
o
ld
(M
in
)
Ou
tp
u
tEn
ab
le
(M
in
)1
Ou
tpu
tDi
sab
le
(M
a
x
)1
Re
fe
re
nce
Cl
ock
ADDR31–0
External Address Bus
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
DATA63–0
External Data Bus
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
MSH
Memory Select HOST Line
—
4.0
1.0
1.15
2.0
SCLK
MSSD3–0
Memory Select SDRAM Lines
1.5
0.5
4.0
1.0
2.0
SCLK
MS1–0
Memory Select for Static Blocks
—
4.0
1.0
1.15
2.0
SCLK
RD
Memory Read
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
WRL
Write Low Word
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
WRH
Write High Word
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
ACK
Acknowledge for Data High to Low
1.5
0.5
3.6
1.0
1.15
2.0
SCLK
Acknowledge for Data Low to High
1.5
0.5
4.2
0.9
1.15
2.0
SCLK
SDCKE
SDRAM Clock Enable
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
RAS
Row Address Select
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
CAS
Column Address Select
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
SDWE
SDRAM Write Enable
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
LDQM
Low Word SDRAM Data Mask
—
4.0
1.0
1.15
2.0
SCLK
HDQM
High Word SDRAM Data Mask
—
4.0
1.0
1.15
2.0
SCLK
SDA10
SDRAM ADDR10
—
4.0
1.0
1.15
2.0
SCLK
HBR
Host Bus Request
1.5
0.5
—
SCLK
HBG
Host Bus Grant
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
BOFF
Back Off Request
1.5
0.5
—
SCLK
BUSLOCK
Bus Lock
—
4.0
1.0
1.15
2.0
SCLK
BRST
Burst Pin
1.5
0.5
4.0
1.0
1.15
2.0
SCLK
BR7–0
Multiprocessing Bus Request Pins
1.5
0.5
4.0
1.0
—
SCLK
BM
Bus Master Debug Aid Only
—
4.0
1.0
—
SCLK
IORD
I/O Read Pin
—
4.0
1.0
2.0
SCLK
IOWR
I/O Write Pin
—
4.0
1.0
1.15
2.0
SCLK
IOEN
I/O Enable Pin
—
4.0
1.0
1.15
2.0
SCLK
CPA
Core Priority Access High to Low
1.5
0.5
4.0
1.0
0.75
2.0
SCLK
Core Priority Access Low to High
1.5
0.5
29.5
2.0
0.75
2.0
SCLK
DPA
DMA Priority Access High to Low
1.5
0.5
4.0
1.0
0.75
2.0
SCLK
DMA Priority Access Low to High
1.5
0.5
29.5
2.0
0.75
2.0
SCLK
BMS
Boot Memory Select
—
4.0
1.0
1.15
2.0
SCLK
FLAG3–02
FLAG Pins
—
4.0
1.0
1.15
2.0
SCLK
RST_IN
3, 4
Global Reset Pin
1.5
2.5
—
SCLK
5
TMS
Test Mode Select (JTAG)
1.5
0.5
——
——TCK
TDI
Test Data Input (JTAG)
1.5
0.5
——
——TCK
TDO
Test Data Output (JTAG)
—
4.0
1.0
0.75
2.0
TCK
6
TRST3, 4
Test Reset (JTAG)
1.5
0.5
——
——TCK
EMU 7
Emulation High to Low
—
5.5
2.0
1.15
4.0
TCK or SCLK
ID2–08
Static Pins—Must Be Constant
——
———
CONTROLIMP1–0
8
Static Pins—Must Be Constant
——
———
相關(guān)PDF資料
PDF描述
ADSP-TS101SAB2-100 IC DSP CONTROLLER 6MBIT 484 BGA
VE-B34-CY-S CONVERTER MOD DC/DC 48V 50W
ATFC-0402-1N0-BT INDUCTOR THIN FILM 1.0NH 0402
ADSP-TS201SABPZ050 IC PROCESSOR 500MHZ 576BGA
TAJY475M050RNJ CAP TANT 4.7UF 50V 20% 2917
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-TS201SABP-060 功能描述:IC PROCESSOR 600MHZ 576BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:TigerSHARC® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-TS201SABP-10X 制造商:Analog Devices 功能描述:
ADSP-TS201SABP-15X 制造商:Analog Devices 功能描述:
ADSP-TS201SABP-ENG 制造商:Analog Devices 功能描述:
ADSP-TS201SABP-ENG1 制造商:Analog Devices 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*