- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄294984 > AGLP125V5-CSG289I FPGA, 3120 CLBS, 125000 GATES, PBGA289 PDF資料下載
參數(shù)資料
| 型號： | AGLP125V5-CSG289I |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 3120 CLBS, 125000 GATES, PBGA289 |
| 封裝： | 14 X 14 MM, 1.2 MM HEIGHT, 0.8 MM PITCH, ROHS COMPLIANT, CSP-289 |
| 文件頁數(shù)： | 112/128頁 |
| 文件大?。?/td> | 4383K |
| 代理商： | AGLP125V5-CSG289I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁當前第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
IGLOO PLUS DC and Switching Characteristics
2- 70
R e v i sio n 1 1
1.2 V DC Core Voltage
Table 2-94 RAM4K9
Commercial-Case Conditions: TJ = 70°C, Worst-Case VCC = 1.14 V
Parameter
Description
Std.
Units
tAS
Address setup time
1.28
ns
tAH
Address hold time
0.25
ns
tENS
REN_B, WEN_B setup time
1.25
ns
tENH
REN_B, WEN_B hold time
0.25
ns
tBKS
BLK_B setup time
2.54
ns
tBKH
BLK_B hold time
0.25
ns
tDS
Input data (DI) setup time
1.10
ns
tDH
Input data (DI) hold time
0.55
ns
tCKQ1
Clock High to new data valid on DO (output retained, WMODE = 0)
5.51
ns
Clock High to new data valid on DO (flow-through, WMODE = 1)
4.77
ns
tCKQ2
Clock High to new data valid on DO (pipelined)
2.82
ns
tC2CWWL
Address collision clk-to-clk delay for reliable write after write on same address –
applicable to closing edge
0.30
ns
tC2CRWH
Address collision clk-to-clk delay for reliable read access after write on same address –
applicable to opening edge
0.32
ns
tC2CWRH
Address collision clk-to-clk delay for reliable write access after read on same address –
applicable to opening edge
0.44
ns
tRSTBQ
RESET_B Low to data out Low on DO (flow-through)
3.21
ns
RESET_B Low to data out Low on DO (pipelined)
3.21
ns
tREMRSTB
RESET_B removal
0.93
ns
tRECRSTB
RESET_B recovery
4.94
ns
tMPWRSTB
RESET_B minimum pulse width
1.18
ns
tCYC
Clock cycle time
10.90
ns
FMAX
Maximum frequency
92
MHz
Note:
For specific junction temperature and voltage supply levels, refer to Table 2-7 on page 2-7 for derating values.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AGLP125V5-CSG289 | FPGA, 3120 CLBS, 125000 GATES, PBGA289 |
| AGLP125V5CS281I | FPGA, 3120 CLBS, 125000 GATES, PBGA281 |
| AGLP125V5CS281 | FPGA, 3120 CLBS, 125000 GATES, PBGA281 |
| AGLP125V5CS289I | FPGA, 3120 CLBS, 125000 GATES, PBGA289 |
| AGLP125V5CS289 | FPGA, 3120 CLBS, 125000 GATES, PBGA289 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AGLP125-V5CSG289PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
| AGLP125V5-FCS281 | 制造商:Microsemi Corporation 功能描述:FPGA IGLOO PLUS 125K GATES 1024 CELLS 130NM 1.5V 281CSP - Trays |
| AGLP125-V5FCS289 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
| AGLP125V5-FCS289 | 制造商:Microsemi Corporation 功能描述:FPGA IGLOO PLUS 125K GATES 1024 CELLS 130NM 1.5V 289CSP - Trays |
| AGLP125-V5FCS289ES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。