- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄166132 > AK8850 (Asahi Kasei Microsystems Co.,Ltd) NTSC Digital Video Decoder PDF資料下載
參數(shù)資料
| 型號： | AK8850 |
| 廠商： | Asahi Kasei Microsystems Co.,Ltd |
| 英文描述： | NTSC Digital Video Decoder |
| 中文描述： | NTSC制式數(shù)字視頻解碼器 |
| 文件頁數(shù)： | 77/99頁 |
| 文件大?。?/td> | 1757K |
| 代理商： | AK8850 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁當前第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
ASAHI KASEI
[AK8850]
CLAMP TIMING 2 CONTROL REGISTER ( R / W ) [ SUB ADDRESS 0x0C ]
This register sets the Pedestal Clamp timing.
The timing of the Clamp Timing Pulse generation and its pulse width can be adjusted.
Sub Address 0x0C
Default Value :0x1C
For timing diagram,refer to the SYNC-Separation description in the Clamp section. Reserved bits must be set to “ 0 “.
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
SLCLV1
SLCLV0
PCLPWIDTH0
PCLPSTAT2
PCLPSTAT1
PCLPSTAT0
PCLPWIDTH2
PCLPWIDTH1
Default Value
0
1
CLAMP Timing 2 Control Register
Register Name
R/W
Definition
bit 0
PCLPSTAT0
PCLPSTAT2
Pedestal Clamp Start timing0 bit
Pedestal Clamp Start timing2
bit
R/W
Setting the start position of pedestal clamp
pulse.
default value is
PCLPSTA2 : PCLPSTA0 = 100
[PCLPSTAT2 PCLPSTAT0]
001 : 126 clks (4.65usec) later
010 : 132 clks (4.88usec) later
011 : 140 clks (5.18usec) later
100 : 148 clks (5.48usec) later
101 : 156 clks (5.77usec) later
110 : 164 clks (6.07usec) later
111 : 172 clks (6.36usec) later
bit 3
bit 5
PCLPWIDTH0
PCLPWIDTH3
Pedestal Clamp Pulse Width0
Setting the pedestal clamp timing pulse width.
Default value is
PCLPWIDTH2 : PCLPWIDTH0 = 011
[PCLPWIDTH3 PCLPWIDTH0]
000 : 16 clks (592 nsec)
BIT
000 : 118 clks (4.37usec) later
bit 2
1clk is about 37[nsec]
Pedestal Clamp Pulse Width3
bit
100 : 40 clks (1.48 usec)
111 : 52 clks (1.92 usec)
001 : 24 clks (888 nsec)
R/W
010 : 28 clks (1.04 usec)
011 : 32 clks (1.18 usec)
101 : 44 clks (1.63 usec)
110 : 48 clks (1.78 usec)
Setting the slice level
Default value is 00
[SLCLV1:SLCLV0] =
SLCLV0
bit 6
00 :Sliced 1/4 level above the synctip
Slice Level Control bit
R/W
01 :Sliced 1/2 level above the synctip
SLCLV1
bit 7
10 :Prohibit to set
11: Sliced 3/8 level above the synctip
Rev.0
79
2003/01
相關PDF資料 |
PDF描述 |
|---|---|
| AKA103 | 16 SEG ALPHANUMERIC DISPLAY, SUPER BRIGHT ORANGE, 25.4 mm |
| AKD4112B | AKD4112B EVALUATION BOARD |
| AKD4552 | 3V 96KHZ 24BIT CODEC |
| AKD4640 | AKD4640 EVALUATION BOARD |
| AL-12-60 | 12 A, SILICON, BRIDGE RECTIFIER DIODE |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AK-8850 | 功能描述:機架和機柜配件 ANCHOR KIT SEISMIC R RoHS:否 制造商:Bivar 產(chǎn)品:Rack Accessories 面板空間: 顏色:Black |
| AK8851 | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
| AK8851VQ | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
| AK8853VN | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
| AK8853XQ | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
發(fā)布緊急采購，3分鐘左右您將得到回復。