- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄366557 > AMD-751 (Advanced Micro Devices, Inc.) System Bus, System Memory Controller, AGP Controller, and PCI Bus Controller(系統(tǒng)總線、系統(tǒng)存儲(chǔ)器控制器、AGP控制器和PCI總線控制器) PDF資料下載
參數(shù)資料
| 型號(hào)： | AMD-751 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | System Bus, System Memory Controller, AGP Controller, and PCI Bus Controller(系統(tǒng)總線、系統(tǒng)存儲(chǔ)器控制器、AGP控制器和PCI總線控制器) |
| 中文描述： | 系統(tǒng)總線，系統(tǒng)內(nèi)存控制器，AGP控制器和PCI總線控制器（系統(tǒng)總線，系統(tǒng)存儲(chǔ)器控制器，AGP接口控制器和的PCI總線控制器） |
| 文件頁(yè)數(shù)： | 230/236頁(yè) |
| 文件大?。?/td> | 3578K |
| 代理商： | AMD-751 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)當(dāng)前第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)
208
Index
21910D
—
August 1999
Preliminary Information
F
Fast Back-to-Back
Capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
,
167
,
171
Cycle Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
,
165
Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
AGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
MCT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Fence Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
FID (frequency integer divisor) . . . . . . . . . . . . . . . . . .xxii
,
61
FIFO (first in, first out) . . . . . . . . . . . . . . . . xxii
,
2
,
4
–
5
,
7
–
9
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . 55
,
84
–
85
,
89
,
92
,
97
First In, First Out (FIFO). . . . . . . . . . . . . . . . . . . . . . See FIFO
Float Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
Flush Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
FRAME# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
–
25
Frequency Integer Divisor (FID). . . . . . . . . . . . . . . . . See FID
Full-On. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
,
112
Function Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Functional
Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
–
114
Pin Groupings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
–
204
Units
BIU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
G
GART (graphics address remapping
table) . . . . . . . . . . . .xxii
,
5
,
11
,
47
,
52
,
67
,
83
,
86
,
88
Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .179
–
180
Remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Translation Engine (ATE). . . . . . . . . . . . . . . . . .See ATE
Alternative Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Base Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
Entry Invalidate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Entry Update . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Invalidate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . .102
,
178
–
180
Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
Conventional Scheme. . . . . . . . . . . . . . . . . . . . . . . . .99
–
100
Directory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Cache (GDC) . . . . . . . . . . . . . . .xxii
,
5
,
99
–
102
,
104
,
178
Entry Offset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Front End (GFE) . . . . . . . . . . . . . . . . . . . . . . . . . . . .xxii
,
102
Memory Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Table Cache (GTC) . . . . . . . . . . . . . . xxii
,
99
–
102
,
104
,
109
Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Front End . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Table Walk (GTW) . . . . . . . . . . xxiii
,
67
–
68
,
102
,
104
–
105
Tables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Translation Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Virtual Address. . . . . . . . . . . . . . 98
–
99
,
101
–
102
,
104
,
109
GDC (GART directory cache). . . . . . . . . . . . . . . . . See GART
Geometric Tolerances. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
GFE (GART front end). . . . . . . . . . . . . . . . . . . . . . . See GART
GNT[4:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
,
27
Graphics
Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
Graphics Address Remapping Table (GART). . . . See GART
GTC (GART table cache). . . . . . . . . . . . . . . . . . . . . See GART
GTW (GART table cache). . . . . . . . . . . . . . . . . . . . See GART
H
Halt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
,
112
Hamming Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Heatsink . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
High-Speed Transistor Logic (HSTL). . . . . . . . . . . . See HSTL
Hold Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
HSTL (high-speed transistor logic) . . . . . . . . . . . . . xxiii
,
2
,
7
I
I/O
AGP Write Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Base. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
Address Lower Nibble. . . . . . . . . . . . . . . . . . . . . . . . . 170
Decode Width. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
buffer AC and DC characteristics . . . . . . . . . . . . . . . . . 200
buffer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
buffer model. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
Limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Address Lower Nibble. . . . . . . . . . . . . . . . . . . . . . . . . 170
model application note . . . . . . . . . . . . . . . . . . . . . . . . . . 200
Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
IACK (interrupt acknowledge). . . . . . . . . . . . xxiii
,
46
–
47
,
51
IBIS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
IDE (integrated device electronics). . . . . . . . . . . . . . xxiii
,
26
IMB (interrupt message bus) . . . . . . . . . . . . . . . . . . . xxiii
,
29
Industry Standard Architecture (ISA). . . . . . . . . . . . .See ISA
Initiator Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Integrated Device Electronics (IDE). . . . . . . . . . . . . See IDE
Interface Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Interrupt
Line . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Interrupt Acknowledge (IACK). . . . . . . . . . . . . . . . See IACK
Interrupt Message Bus (IMB). . . . . . . . . . . . . . . . . . . See IMB
IRDY# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
,
25
,
29
ISA (industry standard architecture). . . . . . . . . . .xxiii
,
6
,
26
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
,
162
,
175
J
JEDEC (joint electron device engineering
council) . . . . . . . . . . . . . . . . . . . . . . . xxiii
,
xxvi
,
69
,
78
Joint Electron Device Engineering
Council (JEDEC). . . . . . . . . . . . . . . . . . . . .See JEDEC
Joint Test Action Group (JTAG). . . . . . . . . . . . . . . . See JTAG
JTAG (joint test action group) . . . . . . . . . . . . . . . . . . xxiii
,
14
L
L2
Cache. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
,
83
LAN (large area network). . . . . . . . . . . . . . . . . . . . . . . . . .xxiii
Large Area Network (LAN). . . . . . . . . . . . . . . . . . . . . . . . .xxiii
Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Timer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
,
170
Value. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Least-Recently Used (LRU). . . . . . . . . . . . . . . . . . . . See LRU
Least-Significant Bit (LSB). . . . . . . . . . . . . . . . . . . . . See LSB
Legacy x86 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
,
47
,
50
Linking
Capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
LOCK#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
,
93
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AMD-756 | Peripheral Bus Controller(外圍總線控制器) |
| AMD ATHLON | 32-Bit Microprocessor with 3D Multimedia Performance and Digital Video(32位微處理器帶3D多媒體性能和數(shù)字視頻) |
| AMD-K5 | 32-Bit Superior Price/Performance Value Microprocessor(32位高性/價(jià)比微處理器) |
| AMD-K6-2 | 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器) |
| AMD-K6-III | 32-Bit Microprocessor Advanced RISC86 Superscalar Microarchitecture and 3D Technology(32位微處理器帶3D技術(shù)和高級(jí)的RISC86超標(biāo)量微體系結(jié)構(gòu)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AMD-751AC | 制造商:Advanced Micro Devices 功能描述:SYSTEM CONTROLLER, 492 Pin, BGA |
| AMD-756 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-756? Peripheral Bus Controller Revision Guide |
| AMD-756AC\T | 制造商:Advanced Micro Devices 功能描述: |
| AMD-760 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 - AMD-760 MPX Chipset Overview |
| AMD-760MP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 MP - AMD-760 MP Chipset Overview |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。