參數(shù)資料
型號(hào): AOP-PXB4340
英文描述: ATM OAM Processor
中文描述: 自動(dòng)柜員機(jī)的OAM處理器
文件頁(yè)數(shù): 60/185頁(yè)
文件大?。?/td> 2552K
代理商: AOP-PXB4340
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)當(dāng)前第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)
3;%(
Data Sheet
3-60
04.2000
5HJLVWHU'HVFULSWLRQ
5HDG7UDQVIHU5HJLVWHUV5'5/5'5+
Read
Address 1C
H
..37
H
Value after reset 0000
H
The read transfer registers are shown below with their mapping to the 32-bit Dwords 0..13.
When reading the external RAM bit 31 contains the result of the parity check. Bit 31=0 indicates
that the external parity bit stored in bit 31 was correct, bit 31=1 indicates a wrong parity bit.
0DVN'DWD5HJLVWHUV0'5/0'5+
Read/write
Address 38
H
..45
H
Value after reset 0000
H
These registers have a bit-to-bit correspondence to the 7 lower read and write transfer registers
RDR0..RDR6 and WDR0..WDR6. If a bit in MDR0L..MDR6H is cleared, the corresponding bit of
the RAM entry remains unchanged, if set the RAM entry bit is overwritten by the value contained
in the corresponding write register bit.
The upper 7 transfer registers are masked globally with one bit each. These bits are contained
in the WMASK register.
D
13
Register RDR13H / Address 37
H
Register RDR12H / Address 35
H
Register RDR11H / Address 33
H
Register RDR10H / Address 31
H
Register RDR9H / Address 2F
H
Register RDR8H / Address 2D
H
Register RDR7H / Address 2B
H
Register RDR6H / Address 29
H
Register RDR5H / Address 27
H
Register RDR4H / Address 25
H
Register RDR3H / Address 23
H
Register RDR2H / Address 21
H
Register RDR1H / Address 1F
H
Register RDR0H / Address 1D
H
Register RDR13L / Address 36
H
Register RDR12L / Address 34
H
Register RDR11L / Address 32
H
Register RDR10L / Address 30
H
Register RDR9L / Address 2E
H
Register RDR8L / Address 2C
H
Register RDR7L / Address 2A
H
Register RDR6L / Address 28
H
Register RDR5L / Address 26
H
Register RDR4L / Address 24
H
Register RDR3L / Address 22
H
Register RDR2L / Address 20
H
Register RDR1L / Address 1E
H
Register RDR0L / Address 1C
H
12
11
10
9
8
7
6
5
4
3
2
1
0
相關(guān)PDF資料
PDF描述
AOP3510F1 Voltage-Feedback Operational Amplifier
AOP3510J3 Voltage-Feedback Operational Amplifier
AOP8 ISA BUS KARTE 8KANAL D/A WANDLER 12BIT
AP-30711P2-301 Converter
AP-30711P2-301V Converter
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AOQW-100 制造商:IDEC CORPORATION 功能描述:TW SQ FLUSH OPER PB
AOQW101-B 制造商:IDEC CORPORATION 功能描述:TW SQ FLUSH PB
AOQW101FN-W/O 制造商:IDEC CORPORATION 功能描述:COLOR BUTTON
AOQW101-G 制造商:IDEC CORPORATION 功能描述:TW SQ FLUSH PB
AOQW101-R 制造商:IDEC CORPORATION 功能描述:TW SQ FLUSH PB